asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

三大系列28nm器件成功融入主流高端ASIC和ASSP市場(chǎng)

　　自上世紀(jì)80年代中期FPGA作為1,500 ASIC等效門(mén)器件首次進(jìn)入市場(chǎng)以來(lái)，F(xiàn)PGA已經(jīng)取得了長(zhǎng)足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，F(xiàn)PGA準(zhǔn)備實(shí)踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過(guò)更低的傳統(tǒng)上由ASIC和ASSP占據(jù)主要地位的中低批量應(yīng)用市場(chǎng)的總擁有成本，同時(shí)為大批量應(yīng)用市場(chǎng)提供等同的總擁有成本，賽靈思進(jìn)而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應(yīng)商。另外，這種總擁有成本上的優(yōu)勢(shì)與傳統(tǒng)上FPGA能夠加速產(chǎn)品面市和降低
關(guān)鍵字： Xilinx 28nm ASIC ASSP

Tensilica成首家獲DTS廣播認(rèn)證的音頻IP核供應(yīng)商

　　Tensilica日前宣布，成為首家獲得DTS廣播和DTS DMP(數(shù)字媒體播放器)認(rèn)證的音頻IP(自主知識(shí)產(chǎn)權(quán))核供應(yīng)商。該項(xiàng)認(rèn)證基于Tensilica HiFi 2和HiFi EP音頻DSP(數(shù)字信號(hào)處理器)IP核以及優(yōu)化的軟件程序，為開(kāi)發(fā)人員提供了經(jīng)過(guò)驗(yàn)證的SoC(片上系統(tǒng))解決方案，可縮短新的全兼容設(shè)計(jì)的面市時(shí)間。Tensilica也曾于2009年9月成為首家獲得DTS-HD Master Audio認(rèn)證的IP核供應(yīng)商。
關(guān)鍵字： Tensilica IP核

智能卡控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文介紹了一款兼容ISO7816-3協(xié)議的智能卡控制器IP核。該IP核能實(shí)現(xiàn)對(duì)智能卡的探測(cè)、電源管理、復(fù)位和...
關(guān)鍵字： ASIC ISO7816 智能卡 IP核 Verilog 語(yǔ)言

ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)

ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì),ASIC和FPGA具有不同的價(jià)值主張，在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了ASIC和FPGA 的優(yōu)勢(shì)與劣勢(shì)：FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)
FPGA 的設(shè)計(jì)優(yōu)勢(shì)
關(guān)鍵字：劣勢(shì) 優(yōu)勢(shì) FPGA ASIC

ASIC原型驗(yàn)證板DDR2 速率再攀高峰

　　唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗(yàn)證平臺(tái)半年來(lái)在用戶項(xiàng)目使用中，從性能、價(jià)格、穩(wěn)定性來(lái)說(shuō)已得到了用戶的很高評(píng)價(jià)，當(dāng)然，唐芯微人還是不失抓住每一次售后機(jī)會(huì)，把握用戶提出的問(wèn)題和建議，配合用戶完成項(xiàng)目的同時(shí)對(duì)這款產(chǎn)品進(jìn)行一次次優(yōu)化修正，不但用戶對(duì)唐芯微電子售后服務(wù)有了更進(jìn)一步體會(huì)，而且?guī)醉?xiàng)技術(shù)成果的突破也讓用戶刮目相看。　　比如，在這一定要再提一下的是，經(jīng)過(guò)唐芯微(Infix-IP)
關(guān)鍵字：唐芯微電子 ASIC

ASIC原型驗(yàn)證板DDR2 速率再攀高峰

　　唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗(yàn)證平臺(tái)半年來(lái)在用戶項(xiàng)目使用中，從性能、價(jià)格、穩(wěn)定性來(lái)說(shuō)已得到了用戶的很高評(píng)價(jià)，當(dāng)然，唐芯微人還是不失抓住每一次售后機(jī)會(huì)，把握用戶提出的問(wèn)題和建議，配合用戶完成項(xiàng)目的同時(shí)對(duì)這款產(chǎn)品進(jìn)行一次次優(yōu)化修正，不但用戶對(duì)唐芯微電子售后服務(wù)有了更進(jìn)一步體會(huì)，而且?guī)醉?xiàng)技術(shù)成果的突破也讓用戶刮目相看。
關(guān)鍵字： ASIC DDR2

SOPC設(shè)計(jì)中自定義IP的開(kāi)發(fā)

1? SOPC技術(shù)與IP核 SOPC的主要思想是提供一個(gè)IP庫(kù)，用戶從IP庫(kù)中選擇IP核來(lái)組裝系統(tǒng)，因此IP核是SOPC設(shè)計(jì)的關(guān)鍵技術(shù)之一。雖然IP核一詞在眾多場(chǎng)合被使用，但它并沒(méi)有一個(gè)統(tǒng)一的定義。從概念上可以這樣理解它：IP核是指將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，如FIR濾波器、SDRAM控制器、UART控制器等設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)，縮短系統(tǒng)開(kāi)發(fā)時(shí)間。
關(guān)鍵字： SOPC IP核

Tensilica授權(quán)富士通音頻、基帶DSP和數(shù)據(jù)處理器IP核

　　Tensilica日前宣布，富士通與Tensilica簽署了一項(xiàng)多年的合作協(xié)議，授權(quán)富士通使用音頻、基帶DSP(數(shù)字信號(hào)處理器)和數(shù)據(jù)處理器(DPU)IP核，Tensilica DPU IP核結(jié)合了高性能DSP和嵌入式控制處理器的功能，在相同的功耗水平下，可以提供超乎普通DSP和嵌入式控制處理器數(shù)十倍的性能。該協(xié)議賦予富士通所有部門(mén)使用Tensilica IP核的權(quán)限?！?/li>
關(guān)鍵字： Tensilica DSP IP核

面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù)

面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù),隨著設(shè)計(jì)復(fù)雜性增加，傳統(tǒng)的綜合方法面臨越來(lái)越大的挑戰(zhàn)。為此，Synplicity公司開(kāi)發(fā)了同時(shí)適用于FPGA或 ASIC設(shè)計(jì)的多點(diǎn)綜合技術(shù)，它集成了“自上而下”與“自下而上”綜合方法的優(yōu)勢(shì)，能提供高結(jié)
關(guān)鍵字：綜合技術(shù) 設(shè)計(jì) FPGA ASIC 面向

SOC設(shè)計(jì)方法

SOC設(shè)計(jì)方法,本文通過(guò)對(duì)集成電路IC技術(shù)發(fā)展現(xiàn)狀的討論和歷史回顧,特別是通過(guò)對(duì)電子整機(jī)設(shè)計(jì)技術(shù)發(fā)展趨勢(shì)的探討,引入系統(tǒng)芯片（System on Chip,簡(jiǎn)稱(chēng)SOC）的定義,主要特點(diǎn)及其設(shè)計(jì)方法學(xué)等基本概念,并著重探討面向SOC的新一代集成電
關(guān)鍵字： SOC 軟硬件協(xié)同設(shè)計(jì) 超深亞微米高層次綜合 IP核設(shè)計(jì)再利用
引言
人類(lèi)進(jìn)入21世界面臨的一個(gè)重要課題就是如何面對(duì)國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展信息化的挑戰(zhàn)。以網(wǎng)絡(luò)通信、軟件和微電子為主要標(biāo)志的信息產(chǎn)業(yè)的飛速發(fā)展既為我們提供了一個(gè)前所未有的發(fā)展機(jī)遇也營(yíng)造了一個(gè)難得的市場(chǎng)與產(chǎn)業(yè)環(huán)境。
集成電路作為電子工業(yè)乃至整個(gè)信息產(chǎn)業(yè)的基礎(chǔ)得益于這一難得的機(jī)遇呈現(xiàn)出快速發(fā)展的態(tài)勢(shì)。以軟硬件協(xié)同設(shè)計(jì)（Software/Hardware Co-Design）、具有知識(shí)產(chǎn)權(quán)的內(nèi)核

平臺(tái)ASIC架構(gòu)突破傳統(tǒng)ASIC設(shè)計(jì)局限性

采用先進(jìn)半導(dǎo)體工藝，結(jié)構(gòu)化ASIC平臺(tái)可以提供更多經(jīng)預(yù)定義、預(yù)驗(yàn)證和預(yù)擴(kuò)散的金屬層，并支持各種存儲(chǔ)器接口，能簡(jiǎn)化接口設(shè)計(jì)和時(shí)序問(wèn)題。本文詳細(xì)介紹了結(jié)構(gòu)化ASIC平臺(tái)的這些特點(diǎn)和性能。最新的ASIC設(shè)計(jì)架構(gòu)能夠大大
關(guān)鍵字： ASIC 架構(gòu)

ISSP結(jié)構(gòu)化ASIC解決方案

結(jié)構(gòu)化專(zhuān)用集成電路(structured ASIC)對(duì)設(shè)計(jì)工程師而言還是一個(gè)新名詞，然而目前已經(jīng)有多家公司正計(jì)劃涉足這一領(lǐng)域?？焖俟杞鉀Q方案平臺(tái)(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計(jì)，這是因?yàn)镮SSP可以
關(guān)鍵字： ISSP ASIC 方案

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC,多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻(xiàn)1），使每塊芯片上的門(mén)電路數(shù)量變得越來(lái)越大。如果您的設(shè)計(jì)使用FPGA的嵌入式存儲(chǔ)器陣列和擴(kuò)散式模擬及數(shù)字功能模塊，如DL
關(guān)鍵字： ASIC 結(jié)構(gòu)化權(quán)衡 FPGA 標(biāo)準(zhǔn) 單元

可編程ASIC器件主從式結(jié)構(gòu)開(kāi)發(fā)系統(tǒng)的設(shè)計(jì)

可編程ASIC器件主從式結(jié)構(gòu)開(kāi)發(fā)系統(tǒng)的設(shè)計(jì),1 引言當(dāng)前在EDA領(lǐng)域，只要具備臺(tái)式或筆記本電腦并裝有工具軟件，就可以方便地對(duì)可編程ASIC（CPLD/FPGA）進(jìn)行設(shè)計(jì)開(kāi)發(fā)，在系統(tǒng)可編程（ISP）器件為我們提供了這種便利條件。ISP方式雖然可以用一根下載電纜代替了編程
關(guān)鍵字：開(kāi)發(fā) 系統(tǒng) 設(shè)計(jì) 結(jié)構(gòu) 主從 ASIC 器件可編程

和芯微電子堅(jiān)持高效、專(zhuān)注和精細(xì)

　　作為IP核研發(fā)企業(yè)，和芯微電子也越來(lái)越關(guān)注企業(yè)在戰(zhàn)略性新興產(chǎn)業(yè)中的發(fā)展，例如，我們會(huì)關(guān)注物聯(lián)網(wǎng)與移動(dòng)互聯(lián)對(duì)于接口的廣泛需求，并強(qiáng)化USB3.0IP核和SATA高速串行接口的研發(fā)工作，這兩方面在未來(lái)會(huì)有較多的需求。另外，觸摸屏也是我們比較關(guān)注的領(lǐng)域。這些領(lǐng)域?qū)τ趥鬏斔俾?、功耗、穩(wěn)定性方面有著各自的差異化需求，我們也力爭(zhēng)在這幾個(gè)指標(biāo)上做到最好。　　
關(guān)鍵字：和芯微電子 IP核