asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區(qū)
使用面向FPGA的OpenCL設(shè)計兩百萬點頻域濾波器
- 快速傅里葉變換(FFT)是信號處理應(yīng)用的基礎(chǔ)。FPGA供應(yīng)商一直以來提供了運(yùn)行良好的FFT庫,處理適配到FPGA片內(nèi)存儲器中的大量數(shù)據(jù)。但是,如果數(shù)據(jù)規(guī)模太大,應(yīng)該如何應(yīng)對? 為解決這一問題,F(xiàn)PGA設(shè)計人員現(xiàn)在必須要做出設(shè)計決定,這些決定互相糾纏在一起,例如,片內(nèi)FFT內(nèi)核的配置選擇,其數(shù)量,它們怎樣連接并訪問外部存儲器,多個內(nèi)核之間的同步等。分析所有這類設(shè)計決定就是要能夠很好的結(jié)合現(xiàn)有產(chǎn)品,在HDL中編程,這會非常耗時,而且?guī)砹诵阅軉栴}。采用OpenCL等高級編程語言,能夠很快的完成系統(tǒng)設(shè)計分析。本
- 關(guān)鍵字: FPGA 頻域濾波器 OpenCL 201511
在Xilinx FPGA上快速實現(xiàn)JESD204B
- 簡介 JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口,該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率,并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升,JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外,F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口,并用來實現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx?
- 關(guān)鍵字: Xilinx FPGA
Mentor Graphics Veloce VirtuaLAB增加針對領(lǐng)先網(wǎng)絡(luò)設(shè)計的下一代協(xié)議
- 2015年10月19日,Mentor Graphics公司今天宣布,推出支持25G、50G和100G以太網(wǎng)的Veloce® VirtuaLAB Ethernet環(huán)境。這種支持有助于實現(xiàn)今天正在創(chuàng)建的基于大規(guī)模以太網(wǎng)設(shè)計的高效的、基于仿真的驗證。 連接需求的激增對交換機(jī)和路由器設(shè)計的尺寸有著深遠(yuǎn)的影響,使之成為了今天開發(fā)的最大的IC設(shè)計。設(shè)計的絕對尺寸、早期發(fā)布的壓力,以及需要驗證所有路徑,都推動著將驗證從模擬轉(zhuǎn)向基于仿真流程方法的轉(zhuǎn)變。 Juniper Networks硅和系統(tǒng)工程
- 關(guān)鍵字: Mentor Graphics ASIC
Altera:通信領(lǐng)域,我們做得更好
- EEPW:我想了解一下Patrick Dorsey先生對英特爾收購了Altera的一些看法,其次就是Altera也是OpenPower的一個成員,因為加入了Intel之后,Altera這邊會不會繼續(xù)跟OpenPower合作。 Patrick Dorsey:就像您所說的,我們也是OpenPower機(jī)構(gòu)的一個成員。關(guān)于我們的看法,我們FPGA會繼續(xù)支持不同的架構(gòu),包括ARM架構(gòu),Power架構(gòu)還有Intel自己的架構(gòu)。 6月份我看我們的新聞發(fā)布宣布我們的OpenCL這個工具可以支持普通的架構(gòu),
- 關(guān)鍵字: Altera FPGA
Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達(dá)100MHz的系統(tǒng)性能
- 新思科技(Synopsys, Inc.)日前宣布:推出全新HAPS®-80基于FPGA的原型系統(tǒng),該系統(tǒng)為Synopsys的端到端原型解決方案的一部分。HAPS-80系統(tǒng)提供了高達(dá)100MHz的多FPGA性能,以及全新的專用高速時分復(fù)用(HSTDM)技術(shù)。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 FPGA器件,每顆FPGA可容納2600萬個ASIC門,結(jié)合ProtoCompiler設(shè)計自動化和調(diào)試軟件,可支持高達(dá)16億個ASIC門的設(shè)計。HAPS硬件與
- 關(guān)鍵字: Synopsys FPGA
第一屆5G算法創(chuàng)新大賽公布復(fù)賽入圍名單
- Altera公司宣布,由Altera、西安電子科技大學(xué)、友晶科技主辦,華為、英特爾、展訊通信贊助的第一屆5G算法創(chuàng)新大賽公布進(jìn)入復(fù)賽的團(tuán)隊名單。第一屆5G算法創(chuàng)新大賽是業(yè)界首個面向未來無線通信技術(shù)的高校大賽,旨在促進(jìn)創(chuàng)新。大賽共有184支隊伍報名參賽,462名參賽學(xué)生,覆蓋全國31個城市、76所高校,其中包括28所985高校和47所211高校。初賽角逐后進(jìn)入復(fù)賽共49支隊伍。由于初賽交付的高質(zhì)量作品較多并不乏創(chuàng)新性,大賽組委會宣布在原定一、二、三等獎基礎(chǔ)上,增設(shè)優(yōu)秀獎——&ld
- 關(guān)鍵字: 5G FPGA
OpenPOWER基金會推第二代分布式計算 為企業(yè)“互聯(lián)網(wǎng)+”轉(zhuǎn)型加速
- 今天,OpenPOWER基金會在京召開主題為“開放力量?引領(lǐng)新一代計算技術(shù)”的第二代分布式計算技術(shù)峰會。來自IBM公司、賽靈思公司、深圳市恒揚(yáng)科技股份有限公司、聯(lián)科集團(tuán)(中國)有限公司、無錫中太服務(wù)器有限公司、新浪網(wǎng)、清華大學(xué)等機(jī)構(gòu)的領(lǐng)導(dǎo)、專家,以及ISV、FPGA技術(shù)人員和行業(yè)用戶200余人共同出席了峰會。峰會期間,OpenPOWER基金會宣布成立第二代分布式計算聯(lián)盟,以推動新一代計算技術(shù)和應(yīng)用的發(fā)展。同時,構(gòu)建于SuperVessel云平臺上的CAPI FPGA應(yīng)
- 關(guān)鍵字: OpenPOWER FPGA
Altera啟動全球 SoC FPGA開發(fā)者論壇
- Altera公司今天宣布,啟動Altera SoC開發(fā)者論壇(ASDF,Altera SoC Developers Forum)。這些開幕活動在硅谷、中國深圳和德國法蘭克福舉行,合作伙伴、開發(fā)者和工程師將匯聚一堂,他們共同關(guān)注使用基于ARM的SoC FPGA中的精細(xì)粒度異構(gòu)計算技術(shù),滿足下一代嵌入式計算應(yīng)用需求。在ASDF提供的環(huán)境中,系統(tǒng)架構(gòu)師、硬件工程師、軟件開發(fā)人員和固件工程師一起協(xié)作,討論概念和遇到的難題,學(xué)習(xí)最新的技術(shù),了解Altera及其合作伙伴提供的SoC FPGA新產(chǎn)品。 A
- 關(guān)鍵字: Altera FPGA
美高森美成立卓越安全中心旨在解決最具挑戰(zhàn)性的網(wǎng)絡(luò)安全問題
- 致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation)宣布成立卓越安全中心 (Security Center of Excellence),以響應(yīng)互聯(lián)世界中快速演變的網(wǎng)絡(luò)安全威脅。卓越安全中心駐有安全和系統(tǒng)分析員團(tuán)隊,以及加密、硬件和軟件工程師,積極主動地解決多個垂直市場中最關(guān)鍵的安全問題,旨在為客戶提供附加價值,并且在創(chuàng)建更安全的世界方面發(fā)揮領(lǐng)導(dǎo)作用。 美高森美總裁兼首席運(yùn)營官Paul Pickle表示:“我
- 關(guān)鍵字: 美高森美 FPGA
PLD/FPGA入門,新手必備基礎(chǔ)知識
- 簡介:PLD是可編程邏輯器件(Programable Logic Device)的簡稱,F(xiàn)PGA是現(xiàn)場可編程門陣列(Field Programable Gate Array)的簡稱,兩者的功能基本相同,只是實現(xiàn)原理略有不同,所以我們有時可以忽略這兩者的區(qū)別,統(tǒng)稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的一項技術(shù),它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。 PLD能做什么呢?可以毫不夸張的講,PLD能完成任何數(shù)字器件的功能,上至高性能CPU,下至簡單的74
- 關(guān)鍵字: PLD FPGA
不得不看的電路設(shè)計八大誤區(qū)
- 簡介:我們常常會發(fā)現(xiàn),自己想當(dāng)然的一些規(guī)則或道理往往會存在一些差錯。電子工程師在電路設(shè)計中也會有這樣的例子。下面是一位工程師總結(jié)的八大誤區(qū)點。 現(xiàn)象一:這板子的PCB設(shè)計要求不高,就用細(xì)一點的線,自動布 點評:自動布線必然要占用更大的PCB面積,同時產(chǎn)生比手動布線多好多倍的過孔,在批量很大的產(chǎn)品中,PCB廠家降價所考慮的因素除了商務(wù)因素外,就是線寬和過孔數(shù)量,它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量,節(jié)約了供應(yīng)商的成本,也就給降價找到了理由。 現(xiàn)象二:這些總線信號都用電阻拉一下,
- 關(guān)鍵字: PCB FPGA
衛(wèi)星導(dǎo)航系統(tǒng)基帶偽碼完整系統(tǒng)解決方案
- 項目背景及可行性分析 1.項目名稱、項目的主要內(nèi)容及目前的進(jìn)展情況 項目名稱:衛(wèi)星導(dǎo)航系統(tǒng)基帶偽碼的頻域快捕獲; 項目的主要內(nèi)容:利用FPGA設(shè)計實現(xiàn)GNSS信號的頻域快速捕獲算法。 目前的進(jìn)展情況:擁有成熟的算法結(jié)構(gòu)和仿真測試結(jié)果,開始著手相關(guān)模塊的實現(xiàn)。 2.項目關(guān)鍵技術(shù)及創(chuàng)新點的論述 創(chuàng)新點(1):基于FFT,在頻域計算偽碼 序列的循環(huán)相關(guān)值。在每一個多普勒頻移,對所有碼延遲同時計算出相關(guān)結(jié)果。和傳統(tǒng)的直接計算本地與接收信號相關(guān)值的方法相比,運(yùn)算時間短。對C/
- 關(guān)鍵字: 基帶 FPGA
asic-to-fpga介紹
您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473