首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence?virtuoso?

cadence?virtuoso? 文章 進入cadence?virtuoso?技術社區(qū)

PCB layout用啥軟件比較好？Cadence or AD？

  • 　　PCB layout是什么　　PCB layout是印刷電路板?！　∮∷㈦娐钒逋瑫r也叫印制電路板，是一種讓各類電子元件實現(xiàn)有規(guī)則連接的載體。　　PCB layout中文翻譯為印制板布局，傳統(tǒng)工藝上的電路板是利用印刷蝕刻出線路的方式，因此稱之為印刷或印制電路板。利用印制板人們不僅能夠避免安裝過程接線錯誤(在PCB出現(xiàn)前，電子元件都是通過導線連接，不僅錯綜雜亂還存在安全隱患)。最早使用PCB的是一個奧地利人叫保羅。愛斯勒，于1936年首次在收音機中使用。廣泛應用出現(xiàn)在20世紀
  • 關鍵字： Cadence  PCB  

Cadence全新Tensilica Vision Q6 DSP IP助力提升視覺與AI性能

  • 　　楷登電子(美國Cadence公司)今日正式推出Cadence? Tensilica? Vision Q6 DSP。該DSP基于速度更快的新處理器架構，面向嵌入式視覺和AI技術量身打造。第五代Vision Q6 DSP的視覺和AI性能較上一代Vision P6 DSP提高達1.5倍，峰值性能下的功耗效率提高1.25倍。Vision Q6 DSP為智能手機、監(jiān)控攝像頭、汽車、增強現(xiàn)實(AR)/虛擬現(xiàn)實(VR
  • 關鍵字： Cadence  Tensilica   

Cadence Virtuoso定制IC設計平臺助力WillSemi提升模擬IC設計的穩(wěn)健性和交付速度

  • 　　楷登電子(美國Cadence公司)今日宣布，WillSemi采用Cadenceò Virtuosoò 定制集成電路設計平臺，增強了模擬集成電路設計的可靠性，并縮短了產(chǎn)品的總體上市時間。較此前部署的行業(yè)解決方案，WillSemi采用Cadence定制集成電路設計流程不僅將模擬設計和實現(xiàn)時間減半，總設計周期時間也縮短了三分之一?！　adence定制設計流程工具幫助WillSemi集成電路設計團隊實現(xiàn)了如下目標：　　· 采用Virtuoso電路原理圖編輯器與Virtuoso版
  • 關鍵字： Cadence  Virtuoso  

日月光2017年營收增長12%，預計Q2營收將逐季成長

  • 　　封測大廠日月光2月1日召開法說會，展望2018年首季營運，日月光預期以美元計價的封測營收，將略高于去年同期12.3億美元，毛利率將略高于去年同期的23%。電子代工(EMS)合并營收將略低于去年第三季331億元，毛利率將略高于上季9.2%。 　　2017年日月光集團自結(jié)合并營收創(chuàng)2904.41億元新臺幣新高，年增6%。毛利率18.2%、營益率8.7%，低于前年19.3%、9.7%。歸屬業(yè)主稅后凈利229.88億元新臺幣，年增6%，創(chuàng)歷史次高，受股本膨脹影響，每股盈余2.82元新臺幣，與前年追溯調(diào)整后相
  • 關鍵字： Cadence  存儲器  

Cadence推出業(yè)界首款PCI Express 5.0驗證IP 現(xiàn)可供貨

  • 　　楷登電子(美國Cadence 公司)今日宣布，業(yè)界首款支持全新 PCI Express ? (PCIe?)5.0 架構的驗證 IP(VIP)正式可用。結(jié)合 TripleCheck? 技術，Cadence? VIP 旨在幫助設計師快速執(zhí)行基于 PCIe 5.0 標準的服務器和存儲器的系統(tǒng)級芯片(SoC)設計的完整功能性驗證，確保產(chǎn)品功能符合設計初衷。　　如需進一步了
  • 關鍵字： Cadence  IP   

Cadence推出業(yè)界首款PCI Express 5.0驗證IP 現(xiàn)可供貨

  • 　　楷登電子(美國Cadence 公司， NASDAQ：CDNS)今日宣布，業(yè)界首款支持全新 PCI Express ® (PCIe®)5.0 架構的驗證 IP(VIP)正式可用。結(jié)合 TripleCheck™ 技術，Cadence® VIP 旨在幫助設計師快速執(zhí)行基于 PCIe 5.0 標準的服務器和存儲器的系統(tǒng)級芯片(SoC)設計的完整功能性驗證，確保產(chǎn)品功能符合設計初衷。 　　如需進一步了解基于PCIe 5.0架構并采用TripleCheck技術的Cadence
  • 關鍵字： Cadence  PCI   

Cadence本土化公司落戶南京 EDA產(chǎn)業(yè)正發(fā)生什么變化？

  • 　　中國的半導體產(chǎn)業(yè)持續(xù)呈現(xiàn)超過20%的成長率，而全球只有約5%。在中國建立本土化的公司，這對Cadence來說是個很重要的決定，從一年前開始討論這個問題，最后決定選址南京... 　　2017年11月13日，江蘇南京，Cadence與南京市浦口區(qū)人民政府簽署了為建立Cadence (中國)半導體產(chǎn)業(yè)基地的戰(zhàn)略合作備忘錄及中國IC知識產(chǎn)權(IP)開發(fā)與服務平臺的正式投資協(xié)定。 　　此次簽約儀式受到中國半導體業(yè)界的廣泛關注，100多位嘉賓現(xiàn)場出席和見證了儀式。 　　江蘇省省委常委、南京市市委書記張敬華代
  • 關鍵字： Cadence  EDA  

Cadence落戶南京市浦口區(qū),成為繼引進臺積電后的又一龍頭項目

  • 　　11月13日，電子設計自動化(EDA)與半導體知識產(chǎn)權(IP)的領先供應商美國楷登電子(Cadence)與南京市浦口區(qū)人民政府正式簽署戰(zhàn)略合作備忘錄以及投資協(xié)議。據(jù)悉，Cadence 項目是南京市浦口區(qū)繼引進臺積電之后在集成電路設計領域引進的又一個龍頭性項目，歷經(jīng)兩年的洽談，在多方的共同努力下，今天終于簽約落地。 　　南京市江北新區(qū)管委會常務副主任、浦口區(qū)區(qū)委書記瞿為民先生致辭表示，此次簽約儀式標志著南京市浦口區(qū)與 Cadence 雙方的戰(zhàn)略投資進入實質(zhì)性階段。南京江北新區(qū)是江蘇省唯一的國家級新區(qū)，
  • 關鍵字： Cadence  臺積電  

Cadence攜手Arm交付首個基于低功耗、高性能Arm服務器的SoC驗證解決方案

  • 　　楷登電子(美國Cadence 公司)今日與Arm聯(lián)合發(fā)布基于Arm? 服務器的Xcelium? 并行邏輯仿真平臺，這是電子行業(yè)內(nèi)首個低功耗高性能的仿真解決方案?！　≡谛酒圃熘埃?nbsp;SoC芯片功能正確性驗證占用了整個項目70%的EDA軟件使用資源，這一需求促進了數(shù)據(jù)中心的增長。運行于ARM服務器的Xcelium仿真可帶來功耗顯著降低和仿真容量的顯著提升，可執(zhí)行高吞吐和長周期測試，縮減了整個SoC驗證的時間和成本?！　∽鳛镃adence驗證套件(Cadence&n
  • 關鍵字： Cadence  Xcelium   

Cadence優(yōu)化全流程數(shù)字與簽核及驗證套裝，支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU

  • 　　楷登電子(美國Cadence公司)今日宣布，其全流程數(shù)字簽核工具和Cadence? 驗證套裝的優(yōu)化工作已經(jīng)發(fā)布，支持最新Arm? Cortex?-A75和Cortex-A55 CP，基于Arm DynamIQ?技術的設計，及Arm Mali?-G72 GPU，可廣泛用于最新一代的高端移動應用、機器學習及消費電子類芯片。為加速針對Arm最新處理器的設計，Cadence為Cortex-A75和Cortex-A55 CPU量身開發(fā)全新7n
  • 關鍵字： Cadence  Arm  

千人盛會開幕，2017 Cadence全球用戶大會 CDNLive登陸上海

  • 　　楷登電子(美國Cadence公司)宣布即將于8月22日(星期二)在上海浦東嘉里大酒店舉辦一年一度的中國用戶大會——CDNLive China 2017。以“聯(lián)結(jié)，分享，啟發(fā)!”為主題的CDNLive大會將集聚超過1000位IC行業(yè)從業(yè)者，包括IC設計工程師、系統(tǒng)開發(fā)者與業(yè)界專家，將分享重要半導體設計領域的解決方案和成功經(jīng)驗，讓參與者獲得知識、靈感與動力，并為實現(xiàn)高階半導體芯片、SoC設計和系統(tǒng)挑戰(zhàn)提供解決方案。詳細的會議信息及報名請瀏覽www.cdnlive.com　　CDNLiv
  • 關鍵字： Cadence  CDNLive  

Cadence推出針對最新移動和家庭娛樂應用的Tensilica HiFi 3z DSP架構

  • 　　楷登電子(美國 Cadence 公司)今天宣布推出針對最新移動和家庭娛樂應用中系統(tǒng)級芯片(SoC)設計的Cadence? Tensilica? HiFi 3z DSP IP內(nèi)核 。其應用包括智能手機、增強現(xiàn)實(AR)/ 3D眼鏡、數(shù)字電視和機頂盒(STB)等。比較在業(yè)界音頻DSP內(nèi)核發(fā)貨量站主導地位的前一代產(chǎn)品HiFi 3 DSP ，新的HiFi 3z架構將可提供超過1.3
  • 關鍵字： Cadence  DSP   

【E問E答】設計自己專用處理器該怎么完成？

  • 　　做芯片設計的各位,在某個時刻,你也許會產(chǎn)生一個想法,“為什么不自己設計一個處理器呢?”或許是手頭的處理器并不好用;或許是想用的處理器貴的離譜;或許是你希望做出差異化的產(chǎn)品;又或者僅僅因為它是個誘人的挑戰(zhàn),你想嘗試一下...既然如此,我很高興能和你討論一下怎么完成這個任務?！　〗桓段铩　∥覀兿葟慕Y(jié)果說起,也就是這項任務的最終交付物。這里不妨參考ARM處理器核的deliverables。當然,如果只是一個自己用的專用處理器,不一定要有這么完整的交付物?！　∮布?主要是處理器相關的RTL代碼,驗證環(huán)境,ED
  • 關鍵字： 專用處理器  Cadence  

Cadence針對Palladium Z1仿真平臺發(fā)布VirtualBridge適配器，軟件初啟時間最高可縮短三個月

  • 　　楷登電子(美國Cadence公司)今日正式發(fā)布全新VirtualBridge?適配器。較傳統(tǒng)RTL仿真，基于虛擬仿真技術的VirtualBridge?適配器可以加速硅前驗證階段的軟件初啟。同時，VirtualBridge適配器與傳統(tǒng)在線(In-Circuit)仿真應用模式互為補充，通過Cadence? Palladium? Z1企業(yè)級仿真平臺，可以讓軟件設計師提前3個月開始進行硅前軟件驗證工作。如需了解更多內(nèi)容，請訪問www.cadence.com/go/virtualbridge
  • 關鍵字： Cadence  VirtualBridge  

全新Cadence Virtuoso系統(tǒng)設計平臺幫助實現(xiàn)IC、封裝和電路板無縫集成的設計流程

  • 　　楷登電子(美國Cadence公司)今日發(fā)布全新Cadence? Virtuoso? System Design Platform(Virtuoso系統(tǒng)設計平臺)，結(jié)合Cadence Virtuoso平臺與Allegro? 及Sigrity?技術，打造一個正式的、優(yōu)化的自動協(xié)同設計與驗證流程。多項跨平臺技術的高度集成幫助設計工程師實現(xiàn)芯片、封裝和電路板的同步和協(xié)同設計。這一過程在此之前只能通過手動完成，全新Virtuoso系統(tǒng)設計平臺可以實現(xiàn)流
  • 關鍵字： Cadence  Virtuoso  
共353條 4/24 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473