首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

利用FPGA IP平臺引進(jìn)微控制器系統(tǒng)級芯片

  • 工業(yè)設(shè)計人員所面對的上市時間壓力從未如此巨大。不論是設(shè)計網(wǎng)絡(luò)接口、電機(jī)控制器、邏輯控制器、通信系統(tǒng)、或任何數(shù)以百計的工業(yè)應(yīng)用，F(xiàn)PGA結(jié)合種類繁多的可用IP正成為工業(yè)設(shè)計的優(yōu)選方案。就上市時間、執(zhí)行的靈活性及未來的產(chǎn)品廢棄過時等因素而言，F(xiàn)PGA較ASSP和ASIC解決方案具有更多優(yōu)勢。
  • 關(guān)鍵字： 微控制器  IP平臺  FPGA  系統(tǒng)級芯片  

基于FPGA的8051微控制器接口實(shí)現(xiàn)

  • 本設(shè)計充分利用了Vertex器件的LUTs(Look-Up Tables)替代觸發(fā)器和基本門電路搭建乘法器和加法器這兩個顯著的結(jié)構(gòu)特點(diǎn)，節(jié)省了大量的觸發(fā)器資源，增加了器件利用率、布通率，DLL的運(yùn)用降低了布線延遲，實(shí)現(xiàn)了通信的完全同步。筆者采用Xilinx公司的FPGA芯片自行設(shè)計了8051IP核與外圍設(shè)備的接口，完成了8051與外圍設(shè)備之間的通信功能，并且源代碼中的參數(shù)可調(diào)，可作為IP軟核提供給8051開發(fā)用戶。
  • 關(guān)鍵字： 微控制器  8051  FPGA  接口實(shí)現(xiàn)  

基于FPGA電火花加工脈沖電源設(shè)計

  • 本文在EDM機(jī)理與嵌入式技術(shù)領(lǐng)域最新研究成果的基礎(chǔ)上，針對目前微細(xì)EDM加工中電源的研究現(xiàn)狀，提出了一種新型的智能型EDM脈沖電源，該電源的脈間精度可以達(dá)到0.2μs，是一般的分立軟件和集成電路所不能達(dá)到的，脈寬，脈間的大小可參數(shù)話，這些設(shè)置都是在軟件中進(jìn)行，并且采用FPGA設(shè)計具有可進(jìn)行更新，保密性好。
  • 關(guān)鍵字： 電火花  脈沖電源  FPGA  

如何采用SystemVerilog來改善基于FPGA的ASIC原型

  • ASIC在解決高性能復(fù)雜設(shè)計概念方面提供了一種解決方案,但是ASIC也是高投資風(fēng)險的,如90nm ASIC/SoC設(shè)計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實(shí)現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實(shí)現(xiàn),這就需要考慮如何來連接ASIC設(shè)計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
  • 關(guān)鍵字： SystemVerilog  ASIC  FPGA  

基于FPGA技術(shù)的IDE硬盤接口的設(shè)計

  • 本文介紹了一種基于FPGA技術(shù)的IDE硬盤接口的設(shè)計。該卡提供兩個符合ATA-6規(guī)范的接口，采用FPGA實(shí)現(xiàn)了兩套IDE接口功能，設(shè)計支持PIO和Ultra DMA傳輸模式，文章側(cè)重于介紹用FPGA實(shí)現(xiàn)IDE接口協(xié)議的具體方法。
  • 關(guān)鍵字： 硬盤  IDE接口  FPGA  

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計

  • 在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計方案以FPGA為核心器件，制作出了SPI-ASI接口轉(zhuǎn)換器。這套方案成本較低，利用FPGA的可編程性，硬件的升級較容易。
  • 關(guān)鍵字： 視頻傳輸流  編碼模塊  FPGA  FIFO模塊  

針對微控制器應(yīng)用的FPGA實(shí)現(xiàn)

  • 當(dāng)你打開任何智能電子設(shè)備(從老式的電視遙控器到全球定位系統(tǒng))，會發(fā)現(xiàn)幾乎所有的設(shè)備都至少采用了一個微控制器(MCU)，很多設(shè)備里還會有多個微控制器。MCU往往被用于專用的終端產(chǎn)品或設(shè)備中，它能夠很好地完成特殊任務(wù)。另一方面，PC的大腦，即微處理器被設(shè)計用于實(shí)現(xiàn)許多通用的功能。微控制器可用于降低成本，加固工業(yè)和自動化應(yīng)用，將其嵌入FPGA中時，還可以通過重新編程迅速改變功能。這種靈活性使得單個設(shè)備可應(yīng)用于接口標(biāo)準(zhǔn)不同的多個市場。
  • 關(guān)鍵字： 微控制器  SRAM  FPGA  

基于FPGA的高速數(shù)字隔離型串行ADC及其工程應(yīng)用

  • 目前，逆變器在很多領(lǐng)域有著越來越廣泛地應(yīng)用。對逆變器的研究具有十分重要的意義和廣闊的工程應(yīng)用前景。常見逆變技術(shù)的控制方法大致分為開環(huán)控制的載波調(diào)制方法和閉環(huán)控制的跟蹤控制方法。跟蹤控制方法屬于閉環(huán)控制，閉環(huán)反饋中的檢測環(huán)節(jié)需要與高壓主電路相互隔離，避免高壓側(cè)電磁噪聲對控制電路的竄擾。高性能的跟蹤型逆變器對反饋量的實(shí)時性要求很高，因此要求反饋環(huán)節(jié)具有高速隔離傳輸模擬信號的能力。
  • 關(guān)鍵字： 數(shù)字隔離型  串行ADC  FPGA  工程應(yīng)用  

MAX II 控制路徑應(yīng)用

  • 無論是在通訊，消費(fèi)電子，計算還是工業(yè)領(lǐng)域，MAX II CPLD都是進(jìn)行控制路徑應(yīng)用最好的選擇，這些應(yīng)用都受成本和功耗預(yù)算的約束。MAX II器件提供更低的架構(gòu)、更低的功耗以及更高的密度，使之成為復(fù)雜控制應(yīng)用的最理想的解決方案，包括那些以前不可能采用CPLD的應(yīng)用。
  • 關(guān)鍵字： MAXII  控制路徑  CPLD  

獨(dú)特的功能——只有MAX II CPLD能夠提供

  • MAX? II CPLD 體系結(jié)構(gòu)中兩個獨(dú)特的功能是其他 CPLD 所不具有的：內(nèi)部振蕩器和 8 Kbits 非易失用戶閃存 ( 請參考圖 1) 。
  • 關(guān)鍵字： MAX?II  體系結(jié)構(gòu)  CPLD  獨(dú)特功能  

基于FPGA的USB側(cè)音測距信號發(fā)生器設(shè)計

  • 隨著我國航天技術(shù)的不斷進(jìn)步，深空測距技術(shù)受到越來越多的關(guān)注。在深空測距系統(tǒng)中，中頻信號發(fā)生器對系統(tǒng)性能有著重要的意義。在USB(統(tǒng)一S頻段)系統(tǒng)中，原有的模擬電路實(shí)現(xiàn)的發(fā)射模塊存在性能不完善、輸入動態(tài)范圍小、可控性能差、不能適應(yīng)中心頻率大范圍變化、體積大等問題，為了解決上述問題，可在一個標(biāo)準(zhǔn)化通用數(shù)字調(diào)制信號發(fā)生器的平臺上，通過外圍的控制電路，實(shí)現(xiàn)對載波中心頻率、輸出功率、調(diào)相指數(shù)、測距音通／斷控制等參數(shù)的改變。
  • 關(guān)鍵字： PLD  USB  測距  D/A  FPGA  

FPGA系列相關(guān)圖書介紹

使用MAX II CPLD 作為模擬鍵盤編碼器

  • CPLD 最常見的應(yīng)用是鍵盤編碼器。處理器、ASSP 或者ASIC 一般無法提供足夠的引腳來實(shí)現(xiàn)鍵盤功能。I/O 擴(kuò)展是CPLD 很普通的功能，使處理器采用很少的I/O 便可以解碼規(guī)模較大的鍵盤。雖然MAX? 和MAX? II 等CPLD 可以提供足夠的低成本I/O，但是在鍵盤解碼時沒有必要為每一開關(guān)提供一個I/O。采用較少的連線進(jìn)行鍵盤解碼的優(yōu)點(diǎn)在于減少了鍵盤到主電路板的走線數(shù)量，降低了鍵盤區(qū)開關(guān)矩陣的復(fù)雜度。本應(yīng)用筆記解釋怎樣利用MAX II 器件資源來解碼只有兩個I/O 和一個GND 引腳的大規(guī)模開
  • 關(guān)鍵字： MAXII  模擬鍵盤  CPLD  編碼器  

低功耗MAX II CPLD

  • Altera 的 MAX? II CPLD 系列自從推出以來，在低功耗應(yīng)用上大展身手，特別是新的零功耗 MAX IIZ ，它的動態(tài)功耗和待機(jī)功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 業(yè)界實(shí)現(xiàn)了最低的靜態(tài)和動態(tài)功耗。 Altera? CPLD 能夠幫助您提高性能，同時降低功耗。
  • 關(guān)鍵字： Altera  低功耗  MAXII  CPLD  

基于FPGA的視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計

  • 近年來，隨著視頻監(jiān)控系統(tǒng)在各個領(lǐng)域的廣泛應(yīng)用，作為視頻監(jiān)近系統(tǒng)組成之一的多畫面處理器的應(yīng)用也愈來愈普遍。如使用一臺九畫面處理器，則可在一臺監(jiān)視器上同時監(jiān)控9個目標(biāo)，只需使用一臺錄像機(jī)便可對9路視頻信號同時實(shí)時錄像。目前多畫面處理器有黑白/彩色四、九、十六畫面處理器等6種類型。一般說來，多畫面處理器除了有畫面分割功能外，還須有視頻信號切換及報警功能。
  • 關(guān)鍵字： 處理器  FPGA  多畫面  單片機(jī)  視頻監(jiān)控  設(shè)計  
共6998條 61/467 |‹ « 59 60 61 62 63 64 65 66 67 68 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473