首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> cpld/fpga

基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

  • 以基于靜態(tài)隨機存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例,在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運用了層次化的思想,根據(jù)開關(guān)矩陣中可編程互聯(lián)點(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進行層次化分類,使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進行疊加測試,這就從根本上減少了實際需要的測試配置圖形和最小配置次數(shù)。
  • 關(guān)鍵字: 互聯(lián)資源  分層測試  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:典型實例-基于NIOS II處理器的“Hello LED”程序設(shè)計

  • 本節(jié)旨在通過給定的工程實例——“Hello LED”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證,完成工程設(shè)計的硬件實現(xiàn)。本節(jié)主要講解下面一些
  • 關(guān)鍵字: SOPC  NiosII  FPGA  

基于FPGA的超級電容充放電控制

  • 由于超級電容器單體性能參數(shù)的離散性,當(dāng)多個單體串聯(lián)組成電容器組時,在充放電過程中容易造成過充或過放現(xiàn)象,嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元,對電容進行有效地充放電控制,防止過充或過放,提高超級電容器的循環(huán)使用次數(shù),降低不必要的能量消耗。
  • 關(guān)鍵字: 超級電容  串聯(lián)均壓  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:基于NIOS II的開發(fā)設(shè)計流程

  • NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計嵌入式系統(tǒng)時,通常會按照以下步驟。
  • 關(guān)鍵字: 片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于FPGA控制的動態(tài)背光源設(shè)計方案

  • LCD 顯示離不開背光源的輔助,而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源,存在顯示效果動態(tài)模糊以及低對比度等問題,并且耗能也較為嚴(yán)重。文章著重敘述一種基于視頻內(nèi)容逐幀分析,然后選擇最佳背光亮度的一種由FPGA 控制的動態(tài)背光源設(shè)計方案。實驗采用的是TI 公司的TLC5947,具有多個輸出通道,可以適用于大規(guī)模顯示屏。
  • 關(guān)鍵字: RGB  背光  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:Altera公司的NIOS II解決方案

  • NIOS II是一個用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴展了目前世界上最流行的軟核嵌入式處理器的性能。
  • 關(guān)鍵字: Altera  片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設(shè)計

  • 介紹了一種在工程爆破振動數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片,其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關(guān)鍵字: NiosII  嵌入式處理器  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:基于FPGA的SOPC系統(tǒng)組成原理和典型方案

  • SoC即System On Chip,是片上系統(tǒng)簡稱。它是IC設(shè)計與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個系統(tǒng)的角度出發(fā),把處理機制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計緊密結(jié)合起來,在單個(或少數(shù)幾個)芯片上完成整個系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲器以及外圍電路等。
  • 關(guān)鍵字: 片上可編程系統(tǒng)  SOPC  FPGA  

基于CPLD的SDRAM控制器的設(shè)計

  • SDRAM的讀寫邏輯復(fù)雜,最高時鐘頻率達100 MHz以上,普通單片機無法實現(xiàn)復(fù)雜的SDRAM控制操作,復(fù)雜可編程邏輯器件CPLD具有編程方便,集成度高,速度快,價格低等優(yōu)點。因此選用CPLD設(shè)計SDRAM接口控制模塊,簡化主機對SDRAM的讀寫控制。通過設(shè)計基于CPLD的SDRAM控制器接口,可以在STM系列、ARM系列、STC系列等單片機和DSP等微處理器的外部連接SDRAM,增加系統(tǒng)的存儲空間。
  • 關(guān)鍵字: 刷新時序  CPLD  SDRAM  

FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之: 編譯及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何設(shè)計。根據(jù)所需的信息類型,可以進行功能仿真以測試設(shè)計的邏輯功能,也可以進行時序仿真。在目標(biāo)器件中測試設(shè)計的邏輯功能和最壞情況下的時序,或者采用Fast Timing模型進行時序仿真,在最快的器件速率等級上仿真盡可能快的時序條件。
  • 關(guān)鍵字: QuartusII  編譯  FPGA  仿真  

CPLD在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

  • CPLD是復(fù)雜的PLD,專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成,具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅(qū)動、內(nèi)含ROM或FLASH(部分支持在系統(tǒng)編程)、可加密、低電壓、低功耗以及支持混合編程技術(shù)等突出特點。而且CPLD的邏輯單元功能強大,一般的邏輯在單元內(nèi)均可實現(xiàn),因而其互連關(guān)系簡單,電路的延時就是單元本身和集總總線的延時(通常在數(shù)納秒至十?dāng)?shù)納秒),并且可以預(yù)測。所以CPLD比較適合于邏輯復(fù)雜、輸入變量多但對觸發(fā)器的需求量相對較
  • 關(guān)鍵字: 高速  數(shù)據(jù)采集  CPLD  

FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之: 約束及配置工程

  • 設(shè)計好工程文件后,首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應(yīng)用,通過時序約束可以使工程設(shè)計文件的綜合更加優(yōu)化。下面對這幾種約束方式進行介紹。
  • 關(guān)鍵字: QuartusII  約束  FPGA  配置  

基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路

  • 在數(shù)字電路設(shè)計中,當(dāng)需要將一輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號時,往往很快就想到利用54HC123或54HC4538等單穩(wěn)態(tài)集成電路。這一方面是因為這種專用單穩(wěn)態(tài)集成電路簡單、方便;另一方面是因為對輸出的寬脈沖信號的寬度、精度和溫度穩(wěn)定性的要求不是很高。當(dāng)對輸出的寬脈沖信號的寬度、精度和溫度穩(wěn)定性的要求較高時,采用常規(guī)的單穩(wěn)態(tài)集成電路可能就比較困難了。眾所周知,專用單穩(wěn)態(tài)集成電路中的寬度定時元件R、C是隨溫度、濕度等因素變化而變化的,在對其進行溫度補償時,調(diào)試過程相當(dāng)繁瑣,而且,電路工作
  • 關(guān)鍵字: 單穩(wěn)態(tài)  脈沖  CPLD  

FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之: LogicLock邏輯鎖定工具使用技巧

  • 邏輯鎖定方法學(xué)(LogicLock Methodology)內(nèi)容就是在設(shè)計時采用邏輯鎖定的基于模塊設(shè)計流程(LogicLock block-based design flow),來達到固定單模塊優(yōu)化的目的。這種設(shè)計方法學(xué)中第一次引入了高效團隊合作方法:它可以讓每個單模塊設(shè)計者獨立優(yōu)化他的設(shè)計,并把所用資源鎖定。
  • 關(guān)鍵字: QuartusII  LogicLock  FPGA  邏輯鎖定工具  

基于Verilog HDL的RS-232串口通信在CPLD上的實現(xiàn)

  • 為了實現(xiàn)PC機與CPLD的通信,進行了相應(yīng)的研究。分析了RS-232C通信協(xié)議,自定義了數(shù)據(jù)包傳輸格式。根據(jù)UART模塊工作狀態(tài)多的特點,應(yīng)用了有限狀態(tài)機理論進行編程實現(xiàn)。為降低誤碼率,應(yīng)用16倍頻技術(shù),實現(xiàn)了波特率為9 600 bit/s的串口通信。在Quartus II平臺上用VerilogHDL進行編程,并通過了VC編寫程序的數(shù)據(jù)傳輸?shù)尿炞C。研究成果為工程上PC機與嵌入式系統(tǒng)數(shù)據(jù)傳輸?shù)膯栴}提供了一種解決方法。
  • 關(guān)鍵字: 有限狀態(tài)機  數(shù)據(jù)包  CPLD  
共6998條 78/467 |‹ « 76 77 78 79 80 81 82 83 84 85 » ›|

cpld/fpga介紹

您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473