cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于FPGA的嵌入式圖像采集系統(tǒng)設(shè)計(jì)

介紹了以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)可以滿足實(shí)時(shí)性要求，設(shè)計(jì)中采用自頂向下的設(shè)計(jì)方法，根據(jù)不同的功能將整個(gè)系統(tǒng)劃分為若干模塊進(jìn)行設(shè)計(jì)，并介紹了每個(gè)模塊的功能和實(shí)現(xiàn)方法。在設(shè)計(jì)中采用VHDL語(yǔ)言對(duì)各個(gè)模塊進(jìn)行描述。視頻解碼芯片采用Philips公司的SAA7113H，該芯片通過(guò)I2C總線協(xié)議進(jìn)行配置。實(shí)驗(yàn)表明，設(shè)計(jì)可以滿足圖像采集實(shí)時(shí)性的要求。
關(guān)鍵字： I2C總線圖像處理 FPGA

基于DSP EMIF口及FPGA設(shè)計(jì)并實(shí)現(xiàn)多DSP嵌入式系統(tǒng)

在實(shí)時(shí)圖像處理、雷達(dá)信號(hào)處理、軟件無(wú)線電、電子對(duì)抗、3G數(shù)值仿真計(jì)算中，單DSP無(wú)法滿足實(shí)時(shí)性和高速運(yùn)算量要求，往往需要多DSP進(jìn)行協(xié)同處理。本文針對(duì)DSP的EMIF接口和FPGA的特點(diǎn)，設(shè)計(jì)8個(gè)DSP通信的嵌入式系統(tǒng)。
關(guān)鍵字：多DSP嵌入式系統(tǒng) EMIF FPGA

基于FPGA的電子攝像系統(tǒng)的穩(wěn)像設(shè)計(jì)

穩(wěn)像系統(tǒng)的反應(yīng)速度是電子穩(wěn)像要解決的關(guān)鍵技術(shù)之一。傳統(tǒng)的基于“攝像機(jī)-圖像采集卡-計(jì)算機(jī)”模式的穩(wěn)像系統(tǒng)、圖像檢測(cè)和匹配算法全部由計(jì)算機(jī)以軟件方式實(shí)現(xiàn)。盡管當(dāng)今計(jì)算機(jī)的性能很高，能夠部分滿足單傳感器電子穩(wěn)系統(tǒng)的實(shí)時(shí)處理要求，但在以下幾個(gè)方面有著難以解決的問(wèn)題：首先，其固有的串行工作方式使得單計(jì)算機(jī)難以適應(yīng)其于多傳感器視頻處理系統(tǒng)的實(shí)時(shí)穩(wěn)像，阻礙了在實(shí)際中的應(yīng)用adw欠，傳統(tǒng)的圖像采集卡中能將采集圖像數(shù)據(jù)實(shí)時(shí)傳輸給計(jì)算機(jī)，而不能傳輸給標(biāo)準(zhǔn)接口的視頻監(jiān)視設(shè)備lk之很多應(yīng)用場(chǎng)合對(duì)聽(tīng)要求很高。因此，研制專(zhuān)用的電
關(guān)鍵字：隔行掃描電子穩(wěn)像系統(tǒng) FPGA

FPGA設(shè)計(jì)中毛刺產(chǎn)生原因及消除

毛刺問(wèn)題在FPGA設(shè)計(jì)中非常關(guān)鍵，只有深刻理解毛刺的本質(zhì)，才有可能真正掌握設(shè)計(jì)的精髓，本文就FPGA設(shè)計(jì)中的毛刺問(wèn)題進(jìn)行了深入的探討，分析其產(chǎn)生的原因和條件，給出了幾種常用的消除方法，希望對(duì)FPGA設(shè)計(jì)者有一定的參考作用。
關(guān)鍵字：毛刺同步脈沖 FPGA

CPLD在無(wú)功補(bǔ)償控制儀鍵盤(pán)中的設(shè)計(jì)應(yīng)用

本控制儀以單片機(jī)80c196kc為核心，集無(wú)功補(bǔ)償、電度量計(jì)量、電能質(zhì)量監(jiān)測(cè)及通信于一體，能實(shí)時(shí)顯示電網(wǎng)的各項(xiàng)參數(shù)，通過(guò)鍵盤(pán)可人工設(shè)定系統(tǒng)運(yùn)行的參數(shù)。單片機(jī)外圍芯片PSD8XX及復(fù)雜可編程邏輯器件（CPLD）的使用不僅使系統(tǒng)的硬件電路簡(jiǎn)化，而且使系統(tǒng)的性能提高。本文將討論用CPLD來(lái)實(shí)現(xiàn)控制儀的鍵盤(pán)系統(tǒng)，給出了硬件電路和軟件設(shè)計(jì)方法。
關(guān)鍵字：鍵盤(pán)擴(kuò)展無(wú)功補(bǔ)償裝置 CPLD

基于FPGA和PCI的AFDX終端接口卡設(shè)計(jì)

航空電子全雙工交換式以太網(wǎng)(AFDX)是在商用以太網(wǎng)的基礎(chǔ)上經(jīng)過(guò)改進(jìn)實(shí)時(shí)性和可靠性建立起來(lái)的。依據(jù)ARINC664規(guī)范第7部分對(duì)終端接口卡時(shí)延和抖動(dòng)的性能要求，提出基于FPGA和PCI的AFDX終端接口卡的整體設(shè)計(jì)方案，對(duì)發(fā)送和接收模塊等關(guān)鍵模塊進(jìn)行了設(shè)計(jì)，并分析了PCI接口驅(qū)動(dòng)程序。測(cè)試結(jié)果表明,該接口卡實(shí)時(shí)性好、傳輸速率高、穩(wěn)定可靠，符合AFDX協(xié)議標(biāo)準(zhǔn)。
關(guān)鍵字：全雙工交換式以太網(wǎng) 實(shí)時(shí)性 FPGA

基于FPGA的測(cè)試控制板卡的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種以FPGA作為中心控制器件,配以多路模擬信號(hào)采集與輸出通道和多路數(shù)字信號(hào)輸入輸出通道,具有RS-232和RS-422串口通信功能的測(cè)試控制板卡。在Quartus 117.2編程平臺(tái)下,編輯了數(shù)據(jù)采集、處理和控制以及通信的硬件描述語(yǔ)言程序。經(jīng)應(yīng)用測(cè)試,滿足二維平臺(tái)系統(tǒng)的技術(shù)要求,具有良好的穩(wěn)定性和可升級(jí)性。
關(guān)鍵字：測(cè)試控制模擬信號(hào) FPGA

基于FPGA的四通道視頻縮放引擎的研究及設(shè)計(jì)

設(shè)計(jì)了一種可實(shí)現(xiàn)4路視頻信號(hào)縮放和幀率轉(zhuǎn)換的電路架構(gòu)。視頻信號(hào)依次經(jīng)過(guò)縮小模塊、幀率轉(zhuǎn)換模塊以及放大模塊，有效地減少了幀率轉(zhuǎn)換對(duì)存儲(chǔ)器帶寬的需求。
關(guān)鍵字：幀率轉(zhuǎn)換加權(quán)均值算法 FPGA

基于FPGA的數(shù)字溫度測(cè)量?jī)x設(shè)計(jì)

溫度測(cè)量?jī)x是一種常用的檢測(cè)儀器，文章中利用FPGA器件和DS18B20傳感器設(shè)計(jì)實(shí)現(xiàn)了一種數(shù)字溫度測(cè)量?jī)x，用于室溫的檢測(cè)。該測(cè)量?jī)x具有結(jié)構(gòu)簡(jiǎn)單、抗干擾能力強(qiáng)、精確性高、轉(zhuǎn)換速度快、擴(kuò)展性好等優(yōu)點(diǎn)。
關(guān)鍵字：溫度傳感器 VHDL FPGA

基于FGPA的數(shù)字密碼鎖設(shè)計(jì)

設(shè)計(jì)選用FPGA芯片、4×4矩陣鍵盤(pán)、七段數(shù)碼管為主要硬件，設(shè)計(jì)了一種低功耗、體積小的密碼鎖，并在硬件上驗(yàn)證了其可靠性。由于FPGA的靈活性，密碼長(zhǎng)度可根據(jù)寄存器個(gè)數(shù)而隨意改變，此設(shè)計(jì)在現(xiàn)代物聯(lián)網(wǎng)技術(shù)中將有廣泛應(yīng)用。
關(guān)鍵字：電子鎖狀態(tài)機(jī) FPGA

LTE上行DFT/IDFT的一種設(shè)計(jì)實(shí)現(xiàn)

MSL4163提供1MHz I2C串口，器件包括先進(jìn)的PWM引擎以及片上EEPROM等。主要用在電視和臺(tái)式電腦監(jiān)視器、醫(yī)療、工業(yè)儀表和汽車(chē)音/視頻顯示器。本文介紹了MSL4163/MSL4164主要特性、方框圖和典型應(yīng)用電路、級(jí)聯(lián)連接電路。
關(guān)鍵字： 3GPP協(xié)議流水線結(jié)構(gòu) FPGA

基于FPGA的級(jí)聯(lián)H橋多電平變流器CPS-PWM觸發(fā)脈沖快速生成

提出一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)及不對(duì)稱(chēng)規(guī)則采樣的級(jí)聯(lián)H橋型變流器觸發(fā)脈沖的快速生成方法。詳細(xì)分析了基于不對(duì)稱(chēng)規(guī)則采樣的載波相移SPWM(CPS-SPWM)觸發(fā)脈沖的快速生成原理。重點(diǎn)介紹了基于FPGA的CPS-SPWM觸發(fā)脈沖快速生成的實(shí)現(xiàn)方法。理論分析和實(shí)驗(yàn)結(jié)果表明，在既沒(méi)有增加采樣頻率，又沒(méi)有增加計(jì)算量的情況下，相對(duì)基于對(duì)稱(chēng)規(guī)則采樣的CPS-SPWM脈沖生成方法，該方法具有較快的生成速度，并可廣泛應(yīng)用于DSTATCOM等高壓級(jí)聯(lián)H橋多電平變流器觸發(fā)脈沖的快速生成。
關(guān)鍵字：脈沖形成 CPS-SPWM技術(shù) FPGA

基于CPLD及鎢錸熱電偶溫度傳感器的爆炸場(chǎng)溫度動(dòng)態(tài)測(cè)試

為了測(cè)量爆炸場(chǎng)等惡劣環(huán)境下溫度的動(dòng)態(tài)變化,分析炸藥或相關(guān)彈藥的爆炸參數(shù),設(shè)計(jì)了基于CPLD的低功耗溫度存儲(chǔ)式測(cè)試系統(tǒng);運(yùn)用鎢錸熱電偶溫度傳感器匹配先進(jìn)的電源管理模塊,并結(jié)合動(dòng)態(tài)存儲(chǔ)測(cè)試技術(shù),能夠應(yīng)用于環(huán)境條件比較差的惡劣環(huán)境中,在可靠可信、微功耗的基礎(chǔ)上能得到較好的實(shí)驗(yàn)數(shù)據(jù)。
關(guān)鍵字：時(shí)序仿真溫度測(cè)試 CPLD

基于VHDL+FPGA的自動(dòng)售貨機(jī)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)

EDA技術(shù)是以計(jì)算機(jī)為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。電路設(shè)計(jì)者只需要完成對(duì)系統(tǒng)功能的描述，就可以由計(jì)算機(jī)軟件進(jìn)行系統(tǒng)處理，最后得到設(shè)計(jì)結(jié)果，并且修改設(shè)計(jì)方案如同修改軟件一樣方便。
關(guān)鍵字： VHDL EDA FPGA

基于ARM和CPLD的橫機(jī)機(jī)頭電路測(cè)試系統(tǒng)

為解決電腦橫機(jī)機(jī)頭控制系統(tǒng)信號(hào)的測(cè)試可靠性問(wèn)題,基于低成本、高效率的考慮,研究設(shè)計(jì)了機(jī)頭控制系統(tǒng)電路板的批量測(cè)試系統(tǒng)。該系統(tǒng)采用TI公司的LM 3S5R31芯片作為系統(tǒng)的核心部分,通過(guò)CPLD進(jìn)行I/O擴(kuò)展及輔助控制,使得系統(tǒng)功能靈活強(qiáng)大。將同一信號(hào)通路中的前后級(jí)元件信號(hào)進(jìn)行編碼,向待測(cè)板發(fā)送握手信號(hào)并使之發(fā)送反饋信號(hào),該系統(tǒng)將反饋信號(hào)進(jìn)行采樣并在程序中比較計(jì)算,制作了實(shí)物并進(jìn)行了大量實(shí)驗(yàn)。
關(guān)鍵字：故障測(cè)試 I/O擴(kuò)展 CPLD