dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

FPGA助力高速未來(lái)

超級(jí)高鐵技術(shù)是一種十分新潮的交通概念，它有望以其高速、低壓系統(tǒng)重新定義移動(dòng)出行的未來(lái)。超級(jí)高鐵的核心是在密封管網(wǎng)絡(luò)中，乘客艙在磁懸浮和電力推進(jìn)下，以超高速度行駛。確保如此復(fù)雜系統(tǒng)的無(wú)縫運(yùn)行和安全性需要先進(jìn)的控制和監(jiān)控功能，而這正是FPGA的用武之地。FPGA提供無(wú)與倫比的靈活性、安全性和高性能，可處理各類復(fù)雜任務(wù)，包括管理超級(jí)高鐵網(wǎng)絡(luò)中的推進(jìn)、導(dǎo)航和通信等。憑借自身的可重新編程性、行業(yè)領(lǐng)先的安全功能和實(shí)時(shí)數(shù)據(jù)處理能力，F(xiàn)PGA在優(yōu)化超級(jí)高鐵運(yùn)輸系統(tǒng)的效率和可靠性方面發(fā)揮著關(guān)鍵作用，為更快、更安全、更可持續(xù)
關(guān)鍵字： FPGA 萊迪思 Lattice Swissloop

新型的FPGA器件將支持多樣化AI/ML創(chuàng)新進(jìn)程

近日舉辦的GTC大會(huì)把人工智能/機(jī)器學(xué)習(xí)（AI/ML）領(lǐng)域中的算力比拼又帶到了一個(gè)新的高度，這不只是說明了通用圖形處理器（GPGPU）時(shí)代的來(lái)臨，而是包括GPU、FPGA和NPU等一眾數(shù)據(jù)處理加速器時(shí)代的來(lái)臨，就像GPU以更高的計(jì)算密度和能效勝出CPU一樣，各種加速器件在不同的AI/ML應(yīng)用或者細(xì)分市場(chǎng)中將各具優(yōu)勢(shì)，未來(lái)并不是只要貴的而是更需要對(duì)的。此次GTC上新推出的用于AI/ML計(jì)算或者大模型的B200芯片有一個(gè)顯著的特點(diǎn)，它與傳統(tǒng)的圖形渲染GPU大相徑庭并與上一代用于AI/ML計(jì)算的GPU很不一樣。
關(guān)鍵字： FPGA AI ML Achronix

AMD 推出 Spartan UltraScale+ 系列，專為成本敏感型邊緣應(yīng)用打造

2024 年 3 月 5 日，加利福尼亞州圣克拉拉—— AMD（超威，納斯達(dá)克股票代碼：AMD）宣布推出 AMD Spartan? UltraScale+? FPGA 系列，這是廣泛的 AMD 成本優(yōu)化型 FPGA 和自適應(yīng) SoC 產(chǎn)品組合的最新成員。Spartan UltraScale+ 器件能為邊緣端各種 I/O 密集型應(yīng)用提供成本效益與高能效性能，在基于 28 納米及以下制程技術(shù)的 FPGA 領(lǐng)域帶來(lái)業(yè)界極高的 I/O 邏輯單元比，較之前代產(chǎn)品可帶來(lái)高達(dá) 30% 的總功耗下降1，同時(shí)還涵蓋 AMD
關(guān)鍵字： FPGA Spartan UltraScale

全新 Spartan UltraScale+ FPGA 系列 - 以小型封裝實(shí)現(xiàn)高 I/O 和低功耗

在構(gòu)建嵌入式應(yīng)用的過程中，硬件設(shè)計(jì)人員長(zhǎng)期以來(lái)面臨著艱難的取舍，為推動(dòng)產(chǎn)品快速上市，他們必須在成本、I/O 數(shù)量和邏輯密度要求之間達(dá)成平衡。我們非常高興地宣布一款解決方案讓這種取舍自此成為歷史: 全新 AMD Spartan UltraScale+ FPGA 低成本系列帶來(lái)出色的 I/O 邏輯單元比、低功耗以及強(qiáng)大的安全功能，同時(shí)兼具小型尺寸。AMD Spartan UltraScale+ FPGA 系列在價(jià)格、功耗、功能和尺寸之間取得了良好的平衡，為我們的成本優(yōu)化型產(chǎn)品組合提供有力補(bǔ)充
關(guān)鍵字： AMD UltraScale FPGA

第六代Spartan FPGA迎接智能邊緣互聯(lián)新挑戰(zhàn)

預(yù)計(jì)到2028年，物聯(lián)網(wǎng)設(shè)備的數(shù)量將增加一倍以上，處理能力需求也將同步增長(zhǎng)。設(shè)備數(shù)量的激增會(huì)推動(dòng)產(chǎn)生對(duì)于更高數(shù)量I/O的需求、對(duì)更通用I/O的需求，以及對(duì)于邊緣端安全解決方案的需求；處理能力需求的提升則需要更強(qiáng)且更有效率的處理器，這些需求的驅(qū)動(dòng)下，經(jīng)濟(jì)型FPGA迎來(lái)了全新的市場(chǎng)發(fā)展機(jī)遇。作為經(jīng)濟(jì)型FPGA的經(jīng)典系列，從1998年Spartan FPGA首發(fā)以來(lái)持續(xù)推動(dòng)著包括日常所使用技術(shù)的進(jìn)步以及醫(yī)療機(jī)器人和宇航探索等很多突破性的進(jìn)展，特別是最近這些年在諸多邊緣互聯(lián)應(yīng)用中收獲了廣泛的應(yīng)用場(chǎng)景。在總結(jié)Sp
關(guān)鍵字： Spartan FPGA 智能邊緣

Achronix以創(chuàng)新FPGA技術(shù)推動(dòng)智能汽車與先進(jìn)出行創(chuàng)新

全球領(lǐng)先的高性能現(xiàn)場(chǎng)可編程門陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）提供商Achronix Semiconductor公司宣布，該公司參加了由私募股權(quán)和風(fēng)險(xiǎn)投資公司Baird Capital舉辦的“Baird車技術(shù)與出行大會(huì)（Baird Vehicle Technology & Mobility Conference）”。Achronix此舉是為了聯(lián)絡(luò)更多的創(chuàng)新者和投資者，共同推動(dòng)更加先進(jìn)的FPGA技術(shù)更廣泛地應(yīng)用于智能汽車、自動(dòng)駕駛、ADAS和其他先進(jìn)出行方式。Bai
關(guān)鍵字： Achronix FPGA 智能汽車

Cadence擴(kuò)充Tensilica Vision產(chǎn)品線，新增毫米波雷達(dá)加速器及針對(duì)汽車應(yīng)用優(yōu)化的新款DSP

內(nèi)容提要●? ?單個(gè) DSP 用于嵌入式視覺、雷達(dá)、激光雷達(dá)和 AI 處理，在性能提升的前提下，帶來(lái)顯著的面積優(yōu)化、功耗和成本的降低●? ?針對(duì) 4D 成像雷達(dá)工作負(fù)載，新增的雷達(dá)加速器功能可提供高度可編程的硬件解決方案，顯著提升性能●? ?專為多傳感器汽車、無(wú)人機(jī)、機(jī)器人和自動(dòng)駕駛汽車系統(tǒng)設(shè)計(jì)中的傳感器融合處理而設(shè)計(jì)楷登電子（美國(guó) Cadence 公司）近日宣布擴(kuò)充其 Tensilica IP 產(chǎn)品陣容，以應(yīng)對(duì)不斷增長(zhǎng)的汽車傳感器融合應(yīng)用計(jì)算需
關(guān)鍵字： Cadence Tensilica Vision 毫米波雷達(dá)加速器 DSP

英特爾成立獨(dú)立FPGA公司Altera

3月1日，英特爾宣布，成立全新的FPGA（現(xiàn)場(chǎng)可編程門陣列）半導(dǎo)體公司Altera，并計(jì)劃在未來(lái)兩到三年內(nèi)為Altera進(jìn)行股票發(fā)行。據(jù)了解，2015年，英特爾斥資167億美元收購(gòu)Altera，也是迄今為止該公司最大額的并購(gòu)交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具，同時(shí)也加強(qiáng)了供應(yīng)鏈的韌性，以在FPGA市場(chǎng)繼續(xù)保持領(lǐng)先地位。英特爾表示，Altera的產(chǎn)品組合將更加多元化，包含業(yè)界唯一內(nèi)置AI能力的FPGA。Altera FPGA在云端運(yùn)算、數(shù)據(jù)中心、工業(yè)自動(dòng)化、通
關(guān)鍵字：英特爾 FPGA

英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera

今天，英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera。在FPGA Vision線上研討會(huì)期間，首席執(zhí)行官Sandra Rivera和首席運(yùn)營(yíng)官Shannon Poulin進(jìn)行了分享，展示其在超過550億美元的市場(chǎng)中保持領(lǐng)先性的戰(zhàn)略規(guī)劃，強(qiáng)調(diào)將通過打造集成AI功能的FPGA等舉措，進(jìn)一步豐富公司的產(chǎn)品組合，同時(shí)亦表明將持續(xù)助力客戶應(yīng)對(duì)不斷增加的挑戰(zhàn)。會(huì)上，Altera也作為新公司的品牌正式對(duì)外公布。Altera首席執(zhí)行官Sandra Rivera表示，“現(xiàn)階段，客戶正面臨日益復(fù)雜的技術(shù)挑戰(zhàn)，而我們
關(guān)鍵字：英特爾 FPGA Altera

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來(lái)的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： FPGA CPLD

淺談因電遷移引發(fā)的半導(dǎo)體失效

前言半導(dǎo)體產(chǎn)品老化是一個(gè)自然現(xiàn)象，在電子應(yīng)用中，基于環(huán)境、自然等因素，半導(dǎo)體在經(jīng)過一段時(shí)間連續(xù)工作之后，其功能會(huì)逐漸喪失，這被稱為功能失效。半導(dǎo)體功能失效主要包括：腐蝕、載流子注入、電遷移等。其中，電遷移引發(fā)的失效機(jī)理最為突出。技術(shù)型授權(quán)代理商Excelpoint世健的工程師Wolfe Yu在此對(duì)這一現(xiàn)象進(jìn)行了分析。?1、?背景從20世紀(jì)初期第一個(gè)電子管誕生以來(lái)，電子產(chǎn)品與人類的聯(lián)系越來(lái)越緊密，特別是進(jìn)入21世紀(jì)以來(lái)，隨著集成電路的飛速發(fā)展，人們對(duì)電子產(chǎn)品的需求也變得愈加豐富。隨著電子
關(guān)鍵字：電遷移半導(dǎo)體失效世健 Microchip Flash FPGA

2024年FPGA將如何影響AI？

隨著新一年的到來(lái)，科技界有一個(gè)話題似乎難以避開：人工智能。事實(shí)上，各家公司對(duì)于人工智能談?wù)摰萌绱酥?，沒有熱度才不正常！在半導(dǎo)體領(lǐng)域，大部分對(duì)于AI的關(guān)注都集中在GPU或?qū)Ｓ肁I加速器芯片（如NPU和TPU）上。但事實(shí)證明，有相當(dāng)多的組件可以直接影響甚至運(yùn)行AI工作負(fù)載。FPGA就是其中之一。對(duì)于那些了解FPGA靈活性和可編程性的人來(lái)說，這并不令人驚訝，但對(duì)許多其他人來(lái)說，這兩者之間的聯(lián)系可能并不明顯。問題的關(guān)鍵在于通過軟件讓一些經(jīng)典的AI開發(fā)工具（如卷積神經(jīng)網(wǎng)絡(luò)（CNN））針對(duì)FPGA支持的可定制電路設(shè)
關(guān)鍵字： FPGA AI 萊迪思

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范示例

2.Verilog HDL 代碼規(guī)范模板示例//******************************************************** // // Copyright(c)2016, ECBC // All rights reserved // // File name
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范

1.RTL CODE 規(guī)范1.1標(biāo)準(zhǔn)的文件頭在每一個(gè)版塊的開頭一定要使用統(tǒng)一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權(quán)等必要信息。統(tǒng)一使用以下的文件頭：其中*為必需的項(xiàng)目//******************************************************** // // Copyright(c)2016, ECBC // All rights&nbs
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

詳解CPLD/FPGA架構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來(lái)的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： CPLD FPGA 架構(gòu)