fpga 文章進入fpga 技術社區(qū)

利用FPGA實現(xiàn)的FFT變換設計

　　隨著集成電路的飛速發(fā)展，在圖像處理，通信和多媒體等很多領域中，數(shù)字信號處理技術已經(jīng)被廣泛應用?？焖俑盗⑷~變換(FFT)算法的提出，使得數(shù)字信號處理的運算時間上面縮短了好幾個數(shù)量級。因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。　　1 FFT算法及其實現(xiàn)方法　　現(xiàn)場可編程門陣列FPGA是一種可編程使用的信號處理器件，其運算速度高，內(nèi)置高速乘法器可實現(xiàn)復雜累加乘法運算;同時其存儲量大，無需外接存儲器就可實現(xiàn)大量數(shù)據(jù)運算;而且算法實現(xiàn)簡單，通過VHDL編程語言可輕松實現(xiàn)功能開發(fā)，縮短了
關鍵字： FPGA FFT

Plunify從Lanza techVentures獲得融資

　　開創(chuàng)性FPGA軟件供應商Plunify® Pte. Ltd.今日宣布，從早期風險資本投資公司Lanza techVentures獲得一輪融資。　　此次所獲投資將被用于發(fā)展Plunify的銷售和技術支持渠道，擴展其市場團隊，以推動專用于FPGA設計的InTimeTM時序收斂加速軟件。Lanza techVentures總經(jīng)理Lucio Lanza將成為Plunify董事會的一員。Lanza techVentures的自由合伙人Mark Templeton將擔任公司顧問。　　Lanza t
關鍵字： FPGA Plunify 時序收斂

一種節(jié)能型可升級異步FIFO的FPGA實現(xiàn)

　　現(xiàn)代數(shù)字系統(tǒng)中，異步FIFO是一種被廣泛應用于跨時鐘域進行數(shù)據(jù)傳輸?shù)挠行Х绞?。異步FIFO主要應用于兩種不同時鐘域的數(shù)據(jù)傳輸，這意味著數(shù)據(jù)的寫入在一個時鐘域，而數(shù)據(jù)的讀出卻在另一個時鐘域，兩個時鐘完全異步[1]?，F(xiàn)代通信系統(tǒng)中，特別是在移動通信系統(tǒng)中，人們對于節(jié)能型的產(chǎn)品提出了更高的要求。隨著技術的發(fā)展，F(xiàn)PGA的技術、性能、穩(wěn)定性等指標已經(jīng)得到很大提高，同時FPGA廠商為不同的應用開發(fā)提供了各種IP核，大大減少了產(chǎn)品的開發(fā)周期，在各大FPGA廠商中，Xilinx的IP核應用比較廣泛。但其IP核卻沒有
關鍵字： FIFO FPGA

超過15,000個美高森美太空產(chǎn)品配置于長達10年的羅塞塔號探測器任務

　　致力于在電源、安全、可靠和性能方面提供差異化半導體技術方案的領先供應商美高森美公司(Microsemi Corporation)祝賀歐洲太空總署(ESA)、美國國家航空航天局(NASA)和其合作伙伴的羅塞塔號(Rosetta)探測器成功實現(xiàn)了觀測67P/Churyumov-Gerasimenko彗星的任務目標。　　超過15,000個美高森美高可靠性創(chuàng)新太空產(chǎn)品，比如跨越多項技術的FPGA、二極管、晶體管和集成電路用于這個長達10年、跨越40億英里的關鍵任務應用中，并且繼續(xù)支持該任務進行多種研究項目
關鍵字：美高森美 FPGA 晶體管

FPGA研發(fā)之道(21)-雞肋?

　　通常認為，SOPC是FPGA設計中的雞肋，“棄之可惜，食之無味”。誠然，SOPC一直不是FPGA的主流應用設計，制約主要因素則是性能，因為作為處理器使用時，處理器主頻是其應用范圍的瓶頸(SOPC的軟核處理器一般運行幾十兆到百兆，而一般的嵌入式處理器系統(tǒng)在幾百兆到Ghz的主頻)。但是若因此說成“雞肋”，也確實夸張。廠家推出SOPC的設計，其優(yōu)點主要有一下幾點，其一：是差異化競爭的需要。其二，擴大應用范圍，爭取更多的軟件工程師能夠從事FPGA設計。其三，可以
關鍵字： FPGA SOPC

FPGA研發(fā)之道(20)-片上系統(tǒng)

　　從最初的占地170平方的第一代ENIAC計算機開始，計算機開始了不斷集成化、小型化的發(fā)展之旅?，F(xiàn)今在單一芯片內(nèi)部已經(jīng)能夠集處理器，存儲，各型協(xié)處理器等，從而形成的強大的單芯片的片上系統(tǒng)(SOC)，而這些片上系統(tǒng)已存在于生活的方方面面。因此FPGA內(nèi)部支持片上系統(tǒng)，也算不上是新奇的事情了。ALTERA和XILINX已各自推出了各自應用片上系統(tǒng)(FPGA領域稱之為SOPC，因此其片上系統(tǒng)可以根據(jù)業(yè)務需求來定義)。　　只需幾K的資源，就能實現(xiàn)一個SOC的最小系統(tǒng)，對于FPGA工程師來說，沒什么比這個更有
關鍵字： FPGA SOC NIOSII

FPGA研發(fā)之道(19)- “背靠大樹好乘涼”--總線(下)

　　如果說在PC時代，壟斷PC江湖的是WINTEL(微軟和英特爾)，那么在移動互聯(lián)網(wǎng)時代，最具有這個潛質(zhì)的就是谷歌的andriod操作系統(tǒng)和ARM芯片?；贏RM公司授權(quán)的各型ARM處理器，基本上在各型嵌入式終端設備占據(jù)了壟斷地位。“背靠大樹好乘涼”，因此，用于作為ARM處理做片上系統(tǒng)互聯(lián)的AMBA總線標準亦成為業(yè)界應用最廣泛的標準。　　AMBA總線事實上為三個總線標準的合集，分別是AHB、ASB、APB。ASB已逐漸被AHB所取代，現(xiàn)在使用最廣泛的為AHB和APB總線，以及最
關鍵字： FPGA ARM xilinx

Plunify的InTime設計優(yōu)化軟件可支持Altera 的FPGA和SoC

　　開創(chuàng)性FPGA軟件供應商Plunify® Pte. Ltd.今日發(fā)布其支持Altera 的FPGA和SoC的InTimeTM設計優(yōu)化軟件。　　Plunify的InTime軟件借助于運算資源和機器學習技術，快速地生成解決設計問題的優(yōu)化策略。　　Altera軟件和IP市場總監(jiān)Alex Grbic說，“我們很高興Plunify能成為我們的合作伙伴。與Plunify這樣的公司合作使我們可以向客戶提供更多相互支持的解決方案。” 　　Plunify的InTime軟件能為A
關鍵字： FPGA Altera SoC

基于FPGA的軟件無線電平臺設計

　　軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動后，由硬件到軟件的第三次變革。簡單地說，軟件無線電就是一種基于通用硬件平臺，并通過軟件可提供多種服務的、適應多種標準的、多頻帶多模式的、可重構(gòu)可編程的無線電系統(tǒng)。軟件無線電的關鍵思想是，將AD(DA)盡可能靠近天線和用軟件來完成盡可能多的無線電功能。　　蜂窩移動通信系統(tǒng)已經(jīng)發(fā)展到第三代，3G系統(tǒng)進入商業(yè)運行一方面需要解決不同標準的系統(tǒng)間的兼容性;另一方面要求系統(tǒng)具有高度的靈活性和擴展升級能力，軟件無線電技術無疑是最好的解決方案。用ASI
關鍵字： FPGA ASIC

基于FPGA的LCD顯示遠程更新

LED顯示屏的廣泛應用使用戶迫切需要實現(xiàn)對其遠程控制，本文詳細的介紹了LCD顯示的遠程更新，想要了解全面的信息請參照文章。
關鍵字： FPGA LCD 遠程更新 TCP/IP協(xié)議

Altera和IBM發(fā)布具有一致性共享存儲器的FPGA加速POWER系統(tǒng)

　　Altera公司和IBM今天發(fā)布了業(yè)界第一款基于FPGA的加速平臺，通過IBM的一致性加速器處理器接口(CAPI)，實現(xiàn)FPGA與POWER8 CPU順暢的連接。這一可重新配置的硬件加速器在FPGA和處理器之間有共享虛擬存儲器，顯著提高了高性能計算(HPC)和數(shù)據(jù)中心應用的系統(tǒng)性能、效率和靈活性。在超級計算2014年度大會上，Altera和IBM展示的幾種POWER8系統(tǒng)能夠使用FPGA實現(xiàn)連續(xù)加速。　　通過與OpenPOWER基金會一起工作，Altera和IBM開發(fā)了非常靈活的異構(gòu)計算解決方案，
關鍵字： Altera IBM FPGA

ADI推出最新快速原型制作套件AD-FMCDAQ2-EB

　　Analog Devices, Inc. (ADI: NASDAQ) 最近推出一款快速原型制作套件，其可簡化寬動態(tài)范圍 GSPA 數(shù)據(jù)轉(zhuǎn)換器到 FPGA(現(xiàn)場可編程門陣列)的連接。數(shù)字和模擬設計人員可以采用快速原型制作套件 AD-FMCDAQ2-EBZ ，在主要的 FPGA 平臺(包括 Xilinx 的 UltraScale FPGA，以及 Zynq 用于雷達、儀器儀表、無線電和其它數(shù)據(jù)采集應用的所有可編程 SoC 器件)上快速地對高速 JEDEC JESD204B SerDes(串行器/解串器)G
關鍵字： ADI FPGA SoC

FPGA研發(fā)之道(18)-設計不是湊波形(八)總線（上）

　　如果設計中有多個模塊，每個模塊內(nèi)部有許多寄存器或者存儲塊需要配置或者提供讀出那么實現(xiàn)方式有多種，主要如下：　　實現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個數(shù)較多，導致頂層中寄存器的數(shù)目也會較多。　　實現(xiàn)方式二：通過總線進行連接，為每個模塊分配一個地址范圍。這樣寄存器等擴展就可以在模塊內(nèi)部進行擴展，而不用再頂層進行過多的頂層互聯(lián)。如下圖所示：　　 ? 　　那如果進行總線的選擇，那么有一種
關鍵字： FPGA AVALON

FPGA研發(fā)之道(17)-化繁為簡

　　有個笑話說，有個病人感冒了，于是去看醫(yī)生，醫(yī)生診斷后說，你得了感冒，但是我只會治療肺炎，不如你回家再澆點涼水，把病惡化成肺炎，那我能治了。這個笑話展示了庸醫(yī)誤人。但是另一方面，從邏輯上來講，醫(yī)生則是一個把未知問題轉(zhuǎn)化成已知問題的高手。　　不說笑話，下面出兩個題目，其分別是　　問題1：運用數(shù)字電路，如何將一個時鐘域的上升沿，轉(zhuǎn)換成另一個時鐘域的脈沖信號(單周期信號)。　　問題2：運用數(shù)字電路，如何將一個時鐘域的脈沖信號(單周期信號)，轉(zhuǎn)換成另一個時鐘域的上升沿。　　可能乍一看，這兩個題目
關鍵字： FPGA 數(shù)字電路

FPGA研發(fā)之道(16)-可測性設計—從大數(shù)據(jù)開始說起

　　當下，最火的學問莫過于《大數(shù)據(jù)》，大數(shù)據(jù)的核心思想就是通過科學統(tǒng)計，實現(xiàn)對于社會、企業(yè)、個人的看似無規(guī)律可循的行為進行更深入和直觀的了解。FPGA的可測性也可以對FPGA內(nèi)部“小數(shù)據(jù)”的統(tǒng)計查詢，來實現(xiàn)對FPGA內(nèi)部BUG的探查。　　可測性設計對于FPGA設計來說，并不是什么高神莫測的學問。FPGA的可測性設計的目的在設計一開始，就考慮后續(xù)問題調(diào)試，問題定位等問題。要了解FPGA可測性設計，只不過要回答幾個問題，那就是：　　(1) 設計完成如何進行測試? 　　(2)
關鍵字： FPGA JTAG

共6376條 139/426 |‹ « 137 138 139 140 141 142 143 144 145 146 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]