fpga 文章進入fpga 技術(shù)社區(qū)

數(shù)字時鐘管理模塊與嵌入式塊RAM

數(shù)字時鐘管理模塊與嵌入式塊RAM-業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現(xiàn)過濾功能。
關(guān)鍵字：數(shù)字時鐘管理 FPGA 賽靈思

FPGA主要功能模塊介紹(1)

FPGA主要功能模塊介紹(1)-可編程輸入/ 輸出單元簡稱I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/ 輸出信號的驅(qū)動與匹配要求，其示意結(jié)構(gòu)如圖2-4 所示。FPGA 內(nèi)的I/O 按組分類，每組都能夠獨立地支持不同的I/O標準。
關(guān)鍵字： FPGA CLB 賽靈思

Verilog HDL簡明教程(part1)

Verilog HDL簡明教程(part1)-Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。
關(guān)鍵字： VerilogHDL FPGA

FPGA基本知識與發(fā)展趨勢（part2）

FPGA基本知識與發(fā)展趨勢（part2）-由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計領(lǐng)域。
關(guān)鍵字： FPGA 賽靈思 EPROM

FPGA實戰(zhàn)開發(fā)技巧（10）

FPGA實戰(zhàn)開發(fā)技巧（10）-串行Flash的特點是占用管腳比較少，作為系統(tǒng)的數(shù)據(jù)存貯非常合適，一般都是采用串行外設(shè)接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同的特征就是EEPROM可以按字節(jié)進行數(shù)據(jù)的改寫，而Flash只能先擦除一個區(qū)間，然后改寫其內(nèi)容。
關(guān)鍵字： FPGA 賽靈思 EEPROM

FPGA實戰(zhàn)開發(fā)技巧（9）

FPGA實戰(zhàn)開發(fā)技巧（9）-FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲器中的配置比特流，配置所需的時鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個配置過程
關(guān)鍵字： FPGA 賽靈思 JTAG

FPGA實戰(zhàn)開發(fā)技巧（8）

FPGA實戰(zhàn)開發(fā)技巧（8）-FPGA 設(shè)計的時序性能是由物理器件、用戶代碼設(shè)計以及EDA 軟件共同決定的，忽略了任何一方面的因素，都會對時序性能有很大的影響。本節(jié)主要給出大規(guī)模設(shè)計中，賽靈思物理器件和EDA 軟件的最優(yōu)使用方案。
關(guān)鍵字： FPGA 賽靈思 EDA

高云半導(dǎo)體推出GW2A系列FPGA芯片的DDR類儲存器接口解決方案

　　山東濟南，2017年10月10日訊，山東高云半導(dǎo)體科技有限公司(以下簡稱“山東高云半導(dǎo)體”)今天宣布推出基于中密度晨熙?家族的GW2A系列FPGA芯片的DDR類儲存器接口IP核初級版(Gowin Memory Interface IP)，包括相關(guān)IP軟核、參考設(shè)計及開發(fā)板等完整解決方案?！　「咴艱DR類儲存器接口IP核初級版目前是一個通用的DDR2存儲器接口IP，兼容JESD79-2標準。該IP包含通用的DDR2內(nèi)存控制器(Memory Controller，M
關(guān)鍵字：高云 FPGA

手把手教你FPGA存儲器項使用DRAM

　　某些FPGA終端，包含板載的、可以動態(tài)隨機訪問的存儲塊(DRAM)，這些存儲塊可以在FPGA VI中直接訪問，速率非常高?！　RAM可以用來緩存大批量的數(shù)據(jù)，而且速度可以非?？?。針對一些特殊應(yīng)用，比如：瞬時帶寬非常高，而且有要保存原始數(shù)據(jù)的時候，就可以用DRAM做一個大的FIFO緩沖?！　RAM的大小每塊板卡可能不同，一般在官網(wǎng)中對應(yīng)板卡的說明中都會標明DRAM的大小(如果有DRAM的話)。比如，PXIe-7966R就有512M的DRAM空間?！　ttp://sine.ni.com/n
關(guān)鍵字： FPGA DRAM

Ximmerse VR/AR跟蹤平臺采用萊迪思的低功耗、小尺寸ECP5 FPGA

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日宣布廣東虛擬現(xiàn)實科技有限公司(Ximmerse)，移動AR/VR應(yīng)用交互系統(tǒng)提供商，選擇采用萊迪思ECP5? FPGA為其AR/VR跟蹤平臺實現(xiàn)立體視覺計算解決方案。得益于低功耗、小尺寸和低成本的優(yōu)勢，市場領(lǐng)先的萊迪思ECP5 FPGA是用于實現(xiàn)網(wǎng)絡(luò)邊緣靈活的互連和加速應(yīng)用的理想選擇，可實現(xiàn)低功耗、低延遲的解決方案?！　‰S著對于AR/VR設(shè)備市場需求的不斷增長，目前基于頭戴式顯示器(HMD)的系統(tǒng)在使用移動應(yīng)用處理器(A
關(guān)鍵字： Ximmerse FPGA

人工智能?自動駕駛?云計算?數(shù)據(jù)中心?10nm FPGA全程帶飛

當(dāng)下時代的主題究竟是什么?5G通信?人工智能?自動駕駛?還是云計算?或許都是;又或許，都不是。當(dāng)你看到在這些前端應(yīng)用市場不斷迸發(fā)著激情和靈感時，如何滿足其背后以指數(shù)形式增長的數(shù)據(jù)需求就成了諸多工程師最為頭疼的問題。
關(guān)鍵字：英特爾，F(xiàn)PGA，智能互聯(lián)

“英特爾精尖制造日”解讀全球晶體管密度最高的制程工藝

　　“英特爾精尖制造日”活動今天舉行，展示了英特爾制程工藝的多項重要進展，包括：英特爾10納米制程功耗和性能的最新細節(jié)，英特爾首款10納米FPGA的計劃，并宣布了業(yè)內(nèi)首款面向數(shù)據(jù)中心應(yīng)用的64層3D NAND產(chǎn)品已實現(xiàn)商用并出貨?！　?nbsp; 　　英特爾公司全球副總裁兼中國區(qū)總裁楊旭　　歡迎來自合作伙伴、客戶、政府部門和學(xué)術(shù)界的嘉賓以及新聞媒體出席2017年9月19日在北京舉行的“英特爾精尖制造日”活動。此次活動著眼于快速發(fā)展的中國技術(shù)生態(tài)系統(tǒng)，重申英特爾與中國半導(dǎo)體產(chǎn)業(yè)共成長
關(guān)鍵字：英特爾 FPGA

萊迪思半導(dǎo)體iCE40? FPGA為SteamVR?跟蹤平臺實現(xiàn)低延遲的同步傳感器數(shù)據(jù)處理功能

　　萊迪思半導(dǎo)體公司(NASDAQ: LSCC)，客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日宣布Valve采用萊迪思的低功耗、低成本iCE40? FPGA為SteamVR?跟蹤平臺實現(xiàn)實時數(shù)據(jù)采集和處理功能?！　∽鳛镾teamVR跟蹤平臺上的低功耗、低延遲傳感器中心，萊迪思iCE40 FPGA大大減少了傳感器到應(yīng)用處理器/微控制器的印刷電路板(PCB)信號布線數(shù)量，從而降低EMI干擾和PCB擁塞程度，并提高信號完整性?！　∪R迪思半導(dǎo)體資深業(yè)務(wù)發(fā)展經(jīng)理陳英仁表示：“我們的低功
關(guān)鍵字：萊迪思 FPGA

手把手教你在FPGA實例上運行“Hello World”

　　前言　　在4月19號的舊金山AWS技術(shù)峰會上，亞馬遜CTO Werner Vogels宣布了多項AWS新功能，其中就包括眾人期待已久的FPGA實例F1。　　F1 實例配有最新的 16 nm Xilinx UltraScale Plus FPGA，目前有f1.2xlarge和f1.16xlarge兩種類型，其中f1.2xlarge配備有1個FPGA卡， f1.16xlarge配備有8個FPGA卡?！　∈褂?/li>
關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò)

FPGA工程師不得不知的FPGA設(shè)計經(jīng)驗

　　這里談?wù)勔恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路! 　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去熟悉B領(lǐng)域的知識。在我們職業(yè)生涯的開始，我們應(yīng)該問我們自己一些問題，我們想要成為怎樣的IC設(shè)計者?消費?PC外圍?通信?微處理器或DSP?等等。　　IC設(shè)計的基本規(guī)則和流程是一樣的，無論啥樣的都會加到其中。HDL，F(xiàn)PGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識。因此我們遇到的第一個
關(guān)鍵字： FPGA

共6376條 54/426 |‹ « 52 53 54 55 56 57 58 59 60 61 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]