首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

京微雅格將在 2015慕尼黑上海電子展演示多領(lǐng)域FPGA應(yīng)用方案

  • ?????? 京微雅格(北京)科技有限公司(以下簡稱“京微雅格”)宣布將參加 3月 17 日至 19 日在上海舉行的 2015慕尼黑上海電子展?；顒悠陂g，京微雅格將展示其FPGA產(chǎn)品在多個市場領(lǐng)域的應(yīng)用方案，包括消費電子、智能家居、金融安全、機器人、物聯(lián)網(wǎng)、汽車電子等。京微雅格展位號為半導(dǎo)體E3館3646，誠邀您蒞臨參觀。 　　 ? 　　圖一：將在慕尼黑上海電子展期間現(xiàn)場展示的部分已量產(chǎn)芯片 　　FP
  • 關(guān)鍵字： 京微雅格  FPGA  

小梅哥和你一起深入學(xué)習(xí)FPGA之規(guī)范約定

  • 　　本規(guī)范主要是對設(shè)計流程、端口名稱、組織結(jié)構(gòu)、文檔編排進行約定。本約定作用僅僅是為了使后期代碼設(shè)計和文檔編寫更加規(guī)范有序，方便自己和讀者閱讀，與公司的設(shè)計規(guī)范還差著十萬八千里，因此，望大家萬不可以小梅哥的規(guī)范作為標準。當(dāng)然，小梅哥在規(guī)范約定時，也會盡量參考華為verilog規(guī)范和至芯科技的文檔編寫規(guī)范力爭做到簡潔通俗。 　　規(guī)范約定之設(shè)計文檔基本結(jié)構(gòu) 　　為了將設(shè)計能夠清晰明了的介紹給大家，讓大家一看就懂，文檔編寫時會詳細包含以下內(nèi)容： 　　一、 實驗?zāi)康? 　　二、 實驗原理 　　三、 硬件設(shè)
  • 關(guān)鍵字： FPGA  狀態(tài)機  

【從零開始走進FPGA】 基于PLD的矩陣鍵盤狀態(tài)機控制

  • 　　講過了獨立按鍵檢測，理所當(dāng)然應(yīng)該講講FPGA中矩陣鍵盤的應(yīng)用了。這個思維和電路在FPGA中有所不同，在此，在此做詳細解釋，Bingo用自己設(shè)計的成熟的代碼作為案例，希望對你有用。 　　一、FPGA矩陣鍵盤電路圖 　　在FPGA中的電路，與單片機雷同，如下所示： 　　 ? 　　在上電默認情況下，L[3:0] =4''b1，因為上拉了3.3V，而默認情況下H.[3:0]為低電平;一旦有某一個按鍵被按下，便是是的該路電路流向該按鍵的H，是的L檢測不到電流。因此可以通過對每一行H輸出的
  • 關(guān)鍵字： FPGA  PLD  

零基礎(chǔ)學(xué)FPGA（十六）testbench很重要，前仿真全過程筆記（下篇）

  • 　　進入波形仿真后點擊運行按鈕即可出波形，下面我們來驗證我們的cpu代碼是否正確 　　大家先看兩個圖，等會小墨同學(xué)會結(jié)合這兩個圖給大家細細講解仿真過程 　　 ? 　　 ? 　　 ? 　　我們先來看第一個過程 　　 ? 　　上電后，cpu先從ROM中讀回兩個周期的數(shù)據(jù)，是從ROM的0地址開始的，再對比我們之前定義好的ROM，數(shù)據(jù)讀取正確，讀回的數(shù)據(jù)的前三位是111，即指令碼JMP，后13位003c為地址碼，JMP指令是將讀回的數(shù)據(jù)
  • 關(guān)鍵字： FPGA  testbench  

中國聲音足夠強大和響亮

  • 　　編者按：TI(德州儀器)2014年財報顯示其總收入是130億美元，實現(xiàn)了8%的業(yè)務(wù)增長。作為老牌半導(dǎo)體公司，TI依然顯示了旺盛的生命力。TI如何看待中國的市場增長點?如何幫助中國創(chuàng)新? 　　模擬和EP受到極大關(guān)注 　　記者：貴公司最新出爐的2014年財報收入如何? 　　Brian Crutcher：2014年TI總收入是130億美元，增長了8%，利潤率27%。模擬和嵌入式處理依然占據(jù)了公司收入的大部分，占到了83%，并實現(xiàn)了兩位數(shù)的增長。 　　記者：為何模擬和嵌入式實現(xiàn)兩位數(shù)的增長，而總業(yè)
  • 關(guān)鍵字： TI  嵌入式  DSP  互聯(lián)網(wǎng)  201503  

Xilinx：FPGA和SoC顛覆傳統(tǒng)控制

  • 　　FPGA的特點是擅長做信號的并行處理和硬件加速。Xilinx亞太區(qū)Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖認為，在電機方面，由于現(xiàn)在中高端的機器人、數(shù)控機床等會用到六軸及以上的電機，這方面基本是FPGA一統(tǒng)天下。而三軸、四軸方案有時會看到x86、DSP和FPGA方案并存。 　　圖1 機器人的智能控制示意圖 　　中國現(xiàn)在四軸方案多一些，但是未來會向中高端去做。因為現(xiàn)在中國的電子元器件加工，食品飲料生產(chǎn)線、汽車生產(chǎn)線還主要靠采購國外設(shè)備，未來會逐漸國產(chǎn)化。 　　“針對工廠自動化設(shè)備、高端數(shù)控機床、機
  • 關(guān)鍵字： Xilinx  FPGA  

基于FPGA的短波通信接收機

  • 　　短波通信又稱高頻通信，是利用HF波段(3-30MHz)電磁波進行的無線電通信。短波通信主要靠天波傳播，可經(jīng)電離層一次或數(shù)次反射，最遠可傳至上萬里，如按氣候、電離層的電子密度和高度的日變化以及通信距離等因素選擇合適頻率，就可用較小功率進行遠距離通信。短波通信設(shè)備較簡單，機動性大，因此也適應(yīng)于應(yīng)急通信和抗災(zāi)通信?，F(xiàn)代短波通信接收機正向著數(shù)字化、大通信帶寬方向發(fā)展。文獻[1-3]研究了短波通信的數(shù)字化實現(xiàn)方式，但其未對短波通信的大帶寬應(yīng)用進行探討;文獻[4-6]研究了通信信道化算法，其對一定帶寬內(nèi)的多信道高
  • 關(guān)鍵字： FPGA  接收機  

FPGA的FIR抽取濾波器設(shè)計

  • 　　用FPGA實現(xiàn)抽取濾波器比較復(fù)雜，主要是因為在FPGA中缺乏實現(xiàn)乘法運算的有效結(jié)構(gòu)，現(xiàn)在，F(xiàn)PGA中集成了硬件乘法器，使FPGA在數(shù)字信號處理方面有了長足的進步。本文介紹了一種采用Xilinx公司的XC2V1000實現(xiàn)FIR抽取濾波器的設(shè)計方法。 　　具體實現(xiàn) 　　結(jié)構(gòu)設(shè)計 　　基于抽取濾波器的工作原理，本文采用XC2V1000實現(xiàn)了一個抽取率為2、具有線性相位的3階FIR抽取濾波器，利用原理圖和VHDL共同完成源文件設(shè) 計。圖1是抽取濾波器的頂層原理圖。其中，clock是工作時鐘，reset是
  • 關(guān)鍵字： FPGA  FIR  

FPGA四大設(shè)計要點解析及應(yīng)用方案集錦

  • 　　本文敘述概括了FPGA應(yīng)用設(shè)計中的要點，包括，時鐘樹、FSM、latch、邏輯仿真四個部分。 　　FPGA的用處比我們平時想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元(LE)。早期的FPGA相對比較簡單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT(查找表)和D觸發(fā)器構(gòu)成，RAM也往往容量非常小。現(xiàn)在的FPGA不僅包含以前的LE，RAM也更大更快更靈活，管教IOB也更加的復(fù)雜，支持的IO類型也更多，而且內(nèi)部還集成了一些特殊功能單元，
  • 關(guān)鍵字： FPGA  FSM  時鐘樹  仿真  

【從零開始走進FPGA】非同于MCU的獨立按鍵消抖動

  • 　進入電子，無處不用到按鍵， FPGA中的按鍵消抖動更是非同一般，并針對不同情況有相應(yīng)的對策。
  • 關(guān)鍵字： FPGA  MCU  按鍵消抖  

權(quán)威調(diào)查（七）：軟件是促成更多客戶使用FPGA的原因

  • 　　Xilinx亞太區(qū)銷售及市場副總裁楊飛在2014歲末如此總結(jié)：以前FPGA廠商的目標是填補ASIC和ASSP空白，現(xiàn)在我們說取代ASIC、ASSP，而我們現(xiàn)在要做的就是，不僅是硬件，還有軟件方面，讓系統(tǒng)級的架構(gòu)工程師和軟件編程工程師也能夠直接使用FPGA?！　ilinx亞太區(qū)銷售及市場副總裁楊飛　　因為FPGA到今天為止，從來不乏風(fēng)險投資公司的介入，但是三十多年以來，初創(chuàng)企業(yè)總是做不成、長不大，根本原因和最大挑戰(zhàn)不是說FPGA公司是硬件公司，因為我們根本是一家搞軟件的公司。FPGA就是把硬件變成軟件
  • 關(guān)鍵字： Xilinx  FPGA  NI  

在使用CNN算法的云數(shù)據(jù)中心，Altera FPGA實現(xiàn)的加速功能具有優(yōu)異的每瓦性能

  • 　　Altera公司今天宣布，微軟采用Altera Arria® 10 FPGA (現(xiàn)場可編程門陣列)實現(xiàn)基于CNN (卷積神經(jīng)網(wǎng)絡(luò))算法的數(shù)據(jù)中心加速功能，其每瓦性能非常優(yōu)異。這些算法通常用于圖像分類、圖像識別，以及自然語言處理等。 　　微軟研究人員在云技術(shù)上不斷取得進展，采用Arria 10開發(fā)套件和Arria 10 FPGA工程樣片，展示了每瓦40 GFLOPS的性能——數(shù)據(jù)中心業(yè)界最好的性能水平。而且，與GPGPU相比，在CNN平臺上，這一FPGA的性能功耗比是C
  • 關(guān)鍵字： Altera  FPGA  

一種面向云架構(gòu)的高性能網(wǎng)絡(luò)接口實現(xiàn)技術(shù)

  • 　　0概述 　　在傳統(tǒng)的電信IT產(chǎn)品中，高性能網(wǎng)絡(luò)接口一般采用特殊的硬件模塊來實現(xiàn)，比如網(wǎng)絡(luò)處理器、ASIC、FPGA等等。這些特殊硬件模塊一般會采用特殊的架構(gòu)和指令集對網(wǎng)絡(luò)數(shù)據(jù)收發(fā)過程進行優(yōu)化以達到更好的性能。然而，這也相應(yīng)使得開發(fā)和維護這些模塊的成本非常的昂貴，同時還有一個無法解決的問題是基于這些特殊硬件模塊實現(xiàn)的網(wǎng)絡(luò)接口不能移植到云中，因為它們跟硬件的耦合度太高了。摩爾定律的出現(xiàn)，使得通用處理器的性能得到了極大的提升，這也為基于通用處理器實現(xiàn)高性能網(wǎng)絡(luò)接口提供了可能，同時也為移植到云中提供了前提條
  • 關(guān)鍵字： 網(wǎng)絡(luò)接口  FPGA  

Altera宣布通過與Mentor Graphics合作，推出業(yè)界領(lǐng)先的SoC FPGA系列產(chǎn)品虛擬原型

  • 　　Altera公司今天宣布，與Mentor Graphics合作為嵌入式軟件開發(fā)人員提供同類最佳的Vista®虛擬平臺，它支持Altera全系列SoC FPGA，包括具有64位四核ARM® Cortex-A53處理器的第三代14 nm Stratix® 10 SoC。這些先進的SoC虛擬平臺加速了整個產(chǎn)品生命周期中嵌入式軟件的開發(fā)，顯著縮短了產(chǎn)品面市時間，同時降低了成本。 　　Mentor Graphics Vista SoC虛擬平臺是經(jīng)過預(yù)先開發(fā)的全功能ARM處理器子系統(tǒng)仿真
  • 關(guān)鍵字： Altera  Mentor Graphics  FPGA  
共9865條 152/658 |‹ « 150 151 152 153 154 155 156 157 158 159 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473