EEPW首頁(yè) >>
主題列表 >>
fpga+dsp
fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
基4-FPGA的大動(dòng)態(tài)范圍數(shù)字AGC的實(shí)現(xiàn)
- 1 引言在數(shù)字中頻接收機(jī)中,把A/D轉(zhuǎn)換提前到中頻部分,為保證A/D轉(zhuǎn)換的動(dòng)態(tài)范圍和系統(tǒng)帶寬,要求低噪聲放大器和自動(dòng)增益控制AGC(Automatic Ga
- 關(guān)鍵字: FPGA AGC 動(dòng)態(tài)范圍 數(shù)字
基于DSP的太陽(yáng)光線(xiàn)自動(dòng)跟蹤系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 基于DSP的太陽(yáng)光線(xiàn)自動(dòng)跟蹤系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),1 引言
精確捕捉太陽(yáng)光線(xiàn)可提高太陽(yáng)能裝置,尤其是聚光類(lèi)太陽(yáng)能裝置的太陽(yáng)能利用率?,F(xiàn)有的聚光類(lèi)太陽(yáng)能發(fā)電系統(tǒng)主要采用程序控制、傳感器控制、程序與傳感器聯(lián)合控制的方法。程序控制方法是計(jì)算出太陽(yáng)在一天中 - 關(guān)鍵字: DSP 光線(xiàn) 自動(dòng)跟蹤 系統(tǒng)設(shè)計(jì)
基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計(jì)與實(shí)現(xiàn)
- 要CORDIC(COordination Rotation DIgital Computer)算法實(shí)現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器的方法。首先推導(dǎo)了算法產(chǎn)生正余弦信號(hào)的實(shí)現(xiàn)過(guò)程,然后給出了
- 關(guān)鍵字: FPGA 正交數(shù)字 混頻器 數(shù)控振蕩器
FPGA工作原理與簡(jiǎn)介
- FPGA工作原理與簡(jiǎn)介 如前所述,F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的,即解決了定制電路的不足,又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)。 由于FPGA需要被反復(fù)燒寫(xiě),它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成,而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿(mǎn)足這一要求,目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu),也有一些軍品和宇航級(jí)FPGA采用Flash或者熔絲與反熔
- 關(guān)鍵字: FPGA Xilinx Altera
FPGA/EPLD的自上而下設(shè)計(jì)方法
- FPGA/EPLD的自上而下設(shè)計(jì)方法,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法: 傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過(guò)調(diào)用FPGA/EPLD廠(chǎng)商所提供的相應(yīng)物理元件庫(kù),在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng),然后通過(guò)網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
- 關(guān)鍵字: FPGA EPLD 自上而下 設(shè)計(jì)方法
不斷演進(jìn)的無(wú)源光網(wǎng)絡(luò)(PON)需要FPGA設(shè)計(jì)的靈活性支持
- FPGA技術(shù)、低成本光學(xué)器件以及無(wú)源架構(gòu)都為無(wú)源光網(wǎng)絡(luò)(PON)以及這些網(wǎng)絡(luò)的演進(jìn)做出了巨大貢獻(xiàn)。系統(tǒng)級(jí)OEM廠(chǎng)商不斷發(fā)現(xiàn),F(xiàn)PGA能夠提供技術(shù)性設(shè)計(jì)和經(jīng)濟(jì)
- 關(guān)鍵字: FPGA PON 無(wú)源光網(wǎng)絡(luò)
常用FPGA/CPLD四種設(shè)計(jì)技巧
- 常用FPGA/CPLD四種設(shè)計(jì)技巧,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話(huà)題,本文僅介紹一些常用的設(shè)計(jì)思想與技巧,包括乒乓球操作、串并轉(zhuǎn)換、流水線(xiàn)操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意,如果能有意識(shí)地利用這些原則指導(dǎo)日
- 關(guān)鍵字: FPGA CPLD 設(shè)計(jì)技巧
是什么讓我成為一個(gè)厲害的工程師?
- 傳說(shuō)中有一對(duì)美麗的紅舞鞋,穿上它,你將舞出最美麗的舞步…… 正式從事電子硬件設(shè)計(jì)工作有十幾年時(shí)光了,回憶起剛接觸電子,感觸很多……雖然經(jīng)歷了很多酸甜苦辣,但也給我的生活增添了很多色彩…… 第一次真正意義上的接觸電子應(yīng)當(dāng)算是高中的時(shí)候。當(dāng)時(shí)很喜歡學(xué)校圖書(shū)館里的一份雜志,雜志名字不記得了,只記得雜志里有兩頁(yè)是關(guān)于電子制作的,當(dāng)時(shí)那兩頁(yè)一直是我的最?lèi)?ài)……慢慢的積累了一些電子方面的知識(shí),也逐漸有了自己要做一塊電路板的想法…… 那時(shí)我對(duì)電子的感情用“癡迷”兩個(gè)字來(lái)形容絕不為過(guò)――因這家境不好,我每月只有不
- 關(guān)鍵字: ARM FPGA
FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較
- FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較, MicroBlaze處理器是賽靈思(Xilinx)在嵌入式開(kāi)發(fā)套件 (EDK) 中提供的兩款32位內(nèi)核之一,是實(shí)現(xiàn)硬件加速的靈活工具。圖1是MicroBlaze的典型設(shè)計(jì)。該內(nèi)核含有一個(gè)32位乘法器,但不含浮點(diǎn)單元(FPU)、桶式移位器或?qū)S糜?/li>
- 關(guān)鍵字: FPGA 方案 標(biāo)準(zhǔn) 比較
fpga+dsp介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473