首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fsp:fpga-pcb

基于FPGA控制的動(dòng)態(tài)背光源設(shè)計(jì)方案

  • LCD 顯示離不開背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動(dòng)態(tài)模糊以及低對(duì)比度等問(wèn)題，并且耗能也較為嚴(yán)重。文章著重?cái)⑹鲆环N基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動(dòng)態(tài)背光源設(shè)計(jì)方案。實(shí)驗(yàn)采用的是TI 公司的TLC5947，具有多個(gè)輸出通道，可以適用于大規(guī)模顯示屏。
  • 關(guān)鍵字： RGB  背光  FPGA  

基于NiosII的工程爆破振動(dòng)數(shù)據(jù)采集控制器設(shè)計(jì)

  • 介紹了一種在工程爆破振動(dòng)數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計(jì)方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關(guān)鍵字： NiosII  嵌入式處理器  FPGA  

基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)

  • 針對(duì)機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語(yǔ)言Verilog HDL設(shè)計(jì)的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)Modelsim進(jìn)行功能仿真，在QuartusⅡ軟件平臺(tái)上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)證明了設(shè)計(jì)的可行性。
  • 關(guān)鍵字： SDX總線  Wishbone總線  FPGA  

基于FPGA的LVDS模塊在DAC系統(tǒng)中的應(yīng)用

  • 介紹了LVDS技術(shù)的原理，對(duì)LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡(jiǎn)要的分析，著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用，并通過(guò)其在DAC系統(tǒng)中的應(yīng)用實(shí)驗(yàn)進(jìn)一步說(shuō)明了LVDS接口的優(yōu)點(diǎn)。
  • 關(guān)鍵字： LVDS接口  高速數(shù)據(jù)傳輸  FPGA  

基于EDMA的FPGA與DSP之間圖像高速穩(wěn)定數(shù)據(jù)傳輸?shù)牡脑O(shè)計(jì)與實(shí)現(xiàn)

  • 設(shè)計(jì)了在FPGA與DSP之間進(jìn)行圖像數(shù)據(jù)傳輸?shù)挠布Y(jié)構(gòu)，介紹了EDMA的工作原理、傳輸參數(shù)配置和EDMA的傳輸流程。在開發(fā)的實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)了這一傳輸過(guò)程。借助TI公司的DSP調(diào)試平臺(tái)CCS把接收到的圖像數(shù)據(jù)恢復(fù)成圖像，驗(yàn)證了傳輸過(guò)程的正確性和穩(wěn)定性。
  • 關(guān)鍵字： EDMA  數(shù)據(jù)傳輸  FPGA  

基于D類功率放大的高效率音頻功率放大器設(shè)計(jì)

  • 為提高功放效率，以適應(yīng)現(xiàn)代社會(huì)高效、節(jié)能和小型化的發(fā)展趨勢(shì)，以D類功率放大器為核心，以單片機(jī)89C51和可編程邏輯器件（FPGA）進(jìn)行控制及時(shí)數(shù)據(jù)的處理，實(shí)現(xiàn)了對(duì)音頻信號(hào)的高效率放大。系統(tǒng)最大不失真輸出功率大于1 W,可實(shí)現(xiàn)電壓放大倍數(shù)1~20連續(xù)可調(diào)，并增加了短路保護(hù)斷電功能，輸出噪聲低。系統(tǒng)可對(duì)功率進(jìn)行計(jì)算顯示，具有4位數(shù)字顯示，精度優(yōu)于5%
  • 關(guān)鍵字： 音頻放大器  D類功率放大  FPGA  

基于PXI總線的航天設(shè)備測(cè)試用高精度恒流源的設(shè)計(jì)與實(shí)現(xiàn)

  • 給出了一種基于PXI總線的高精度恒流源的實(shí)現(xiàn)方法，介紹了其電路各個(gè)組成部分。測(cè)量結(jié)果其精度和分辨率均為15．7位，可應(yīng)用于要求高精度的測(cè)試系統(tǒng)。
  • 關(guān)鍵字： 高精度恒流源  PXI總線  FPGA  

基于FPGA的可配置判決反饋均衡器的設(shè)計(jì)

  • 在移動(dòng)通信和高速無(wú)線數(shù)據(jù)通信中，多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致數(shù)據(jù)傳輸時(shí)不可避免的產(chǎn)生碼間干擾，成為影響通信質(zhì)量的主要因素，而信道的均衡技術(shù)可以消除碼間干擾和噪聲，并減少誤碼率。其中判決反饋均衡器（DFE）是一種非常有效且應(yīng)用廣泛得對(duì)付多徑干擾得措施。
  • 關(guān)鍵字： 無(wú)線數(shù)據(jù)通訊  可配置均衡器  FPGA  

基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計(jì)方案

  • 這里以CAN總線通信接口為例，詳細(xì)論述了基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計(jì)方案。
  • 關(guān)鍵字： 光電隔離  CAN總線轉(zhuǎn)換器  FPGA  

借助MATLAB算法數(shù)學(xué)模型實(shí)現(xiàn)FPGA浮點(diǎn)定點(diǎn)轉(zhuǎn)換

  • 當(dāng)創(chuàng)建一個(gè) DSP 算法的數(shù)學(xué)模型時(shí)，MATLAB 是天然之選，且出于硬件考慮，可以無(wú)阻礙地使用。將一個(gè)算法轉(zhuǎn)換為在 FPGA 上實(shí)現(xiàn)的定點(diǎn)模型是一個(gè)復(fù)雜的、可從 AccelDSP Synthesis 綜合工具提供的自動(dòng)化、加速和可視化功能中大大受益的過(guò)程。
  • 關(guān)鍵字： DSP算法  matlab  FPGA  

基于Xilinx FPGA的嵌入式Linux設(shè)計(jì)流程

  • 結(jié)合FPGA和Linux雙方優(yōu)勢(shì)，可以很好地滿足嵌入式系統(tǒng)設(shè)計(jì)需求，量體裁衣，去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案。
  • 關(guān)鍵字： 操作系統(tǒng)加載  Linux  FPGA  

FPGA跨時(shí)鐘域異步時(shí)鐘設(shè)計(jì)的幾種同步策略

  • 實(shí)際的工程中，純粹單時(shí)鐘系統(tǒng)設(shè)計(jì)的情況很少，特別是設(shè)計(jì)模塊與外圍芯片的通信中，跨時(shí)鐘域的情況經(jīng)常不可避免。如果對(duì)跨時(shí)鐘域帶來(lái)的亞穩(wěn)態(tài)、采樣丟失、潛在邏輯錯(cuò)誤等等一系列問(wèn)題處理不當(dāng)，將導(dǎo)致系統(tǒng)無(wú)法運(yùn)行。本文總結(jié)出了幾種同步策略來(lái)解決跨時(shí)鐘域問(wèn)題。
  • 關(guān)鍵字： 跨時(shí)鐘域  同步時(shí)序  FPGA  

基于SPI Flash實(shí)現(xiàn)FPGA的復(fù)用配置

  • SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時(shí)在PCB的布局上還節(jié)省空間。正是出于這種簡(jiǎn)單、易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。
  • 關(guān)鍵字： 復(fù)用編程  SPIFlash  FPGA  

利用FPGA的M4K作為移位寄存器的邏輯分析儀設(shè)計(jì)

  • 采用Altera公司的Cyclone系列EPlC3T144C8作為控制芯片，QuartusⅡ?yàn)檐浖脚_(tái)，用硬件描速語(yǔ)言設(shè)計(jì)了一個(gè)具有變頻采樣時(shí)鐘和16路采樣通道，基于VGA顯示的邏輯分析僅．該設(shè)計(jì)方案利用FPGA內(nèi)部的M4K決作為移位寄存器不斷地進(jìn)行讀進(jìn)數(shù)據(jù)的方式，提高了工作速度、性能穩(wěn)定性以及分析的范圍和質(zhì)量。該邏輯分析儀實(shí)現(xiàn)簡(jiǎn)單，價(jià)格低，具有較高的使用價(jià)值。
  • 關(guān)鍵字： 采樣模式  邏輯分析儀  FPGA  

基于FPGA的VLIW微處理器的設(shè)計(jì)與實(shí)現(xiàn)

  • 超長(zhǎng)指令字VLIW微處理器架構(gòu)采用了先進(jìn)的清晰并行指令設(shè)計(jì)。VLIW微處理器的最大優(yōu)點(diǎn)是簡(jiǎn)化了處理器的結(jié)構(gòu)，刪除了處理器內(nèi)部許多復(fù)雜的控制電路，它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù)，并把這些機(jī)器指
  • 關(guān)鍵字： VLIW微處理器  并行指令控制  FPGA  
共8329條 109/556 |‹ « 107 108 109 110 111 112 113 114 115 116 » ›|

fsp:fpga-pcb介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473