fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）(上)

　　大家好，這幾天在各個(gè)論壇上，經(jīng)常就有人在向我咨詢(xún)基于FPGA的串口通信代碼，大部分都是在網(wǎng)上下載一個(gè)現(xiàn)成的代碼，但是在使用中就遇到了各種問(wèn)題，于是就發(fā)到了論壇上來(lái)求助。在閱讀了他們的代碼之后，我發(fā)現(xiàn)幾乎出自同一個(gè)版本(目前確定為特權(quán)同學(xué)的基于EPM240入門(mén)實(shí)驗(yàn)的代碼)。他們?cè)谡{(diào)試這個(gè)代碼的時(shí)候，經(jīng)常存在這樣幾個(gè)問(wèn)題：1、部分人對(duì)該串口通訊模塊完全不理解，對(duì)每句話，甚至每個(gè)模塊的功能都不理解;2、部分人采用最原始的畫(huà)波形的方式來(lái)對(duì)該模塊進(jìn)行仿真，結(jié)果無(wú)法得到仿真結(jié)果;3、部分人不會(huì)使用modelsim
關(guān)鍵字： FPGA 串口調(diào)試

ASDF：精細(xì)粒度異構(gòu)助力創(chuàng)新， Altera將進(jìn)入大FPGA時(shí)代

　　“數(shù)十個(gè)合作伙伴，數(shù)百家客戶(hù)，數(shù)千計(jì)的工程師，這三股強(qiáng)大的力量構(gòu)成了Altera SoC大的生態(tài)系統(tǒng)，也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營(yíng)銷(xiāo)資深總監(jiān)Chris Balough在一年一度的Altera SoC開(kāi)發(fā)者大會(huì)上自豪地表示。　　
關(guān)鍵字： Altera FPGA

Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)

　　Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)，表彰Altera在技術(shù)特性和未來(lái)業(yè)務(wù)價(jià)值方面更勝一籌。該獎(jiǎng)項(xiàng)彰顯Altera在其Arria® 10 FPGA中實(shí)現(xiàn)IEEE 754單精度硬核浮點(diǎn)DSP (數(shù)字信號(hào)處理)模塊——處理速率高達(dá)1.5 TFLOPS (每秒萬(wàn)億次浮點(diǎn)運(yùn)算)，進(jìn)一步提高了數(shù)字系統(tǒng)設(shè)計(jì)的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶(hù)針對(duì)大數(shù)據(jù)和搜索應(yīng)用、數(shù)據(jù)中心加速、軍事通信和高性能計(jì)算等需要高精度
關(guān)鍵字： Altera FPGA

SAR ADC PCB布局布線：參考路徑

　　在設(shè)計(jì)一個(gè)高性能數(shù)據(jù)采集系統(tǒng)時(shí)，勤奮的工程師仔細(xì)選擇一款高精度ADC，以及模擬前端調(diào)節(jié)電路所需的其他組件。在幾個(gè)星期的設(shè)計(jì)工作之后，執(zhí)行仿真并優(yōu)化電路原理圖，為了趕工期，設(shè)計(jì)人員迅速地將電路板布局布線組合在一起。一個(gè)星期之后，第一個(gè)原型電路板被測(cè)試。出乎預(yù)料，電路板性能與預(yù)期的不一樣。　　這種情景在你身上發(fā)生過(guò)嗎? 　　最優(yōu)PCB布局布線對(duì)于使ADC達(dá)到預(yù)期的性能十分重要。當(dāng)設(shè)計(jì)包含混合信號(hào)器件的電路時(shí)，你應(yīng)該始終從良好的接地安排入手，并且使用最佳組件放置位置和信號(hào)路由走線將設(shè)計(jì)分為模擬、數(shù)字和
關(guān)鍵字： ADC PCB

9月份北美PCB銷(xiāo)量持續(xù)增長(zhǎng)

　　IPC — 國(guó)際電子工業(yè)聯(lián)接協(xié)會(huì)® 今日發(fā)布《9月份北美地區(qū)PCB行業(yè)調(diào)研統(tǒng)計(jì)報(bào)告》。報(bào)告顯示，9月份PCB銷(xiāo)售量繼續(xù)增長(zhǎng)，但訂單出貨比回落至1.05。　　9月份北美地區(qū)PCB總出貨量，與2014年9月份相比，同比增長(zhǎng)3.3%;年初至今的出貨量為0.3%，終于擺脫了年初以來(lái)的負(fù)增長(zhǎng)，進(jìn)入增長(zhǎng)區(qū)間。與上個(gè)月相比，PCB出貨量增長(zhǎng)12.1%。　　9月份PCB訂單量，同比下降2.0%，年初至今的訂單量回落至5.2%;訂單量與上月相比，下降了7.4%。　　IPC市場(chǎng)調(diào)研總監(jiān)Sh
關(guān)鍵字： PCB

日本PCB產(chǎn)業(yè)下滑 CMK將關(guān)閉旗下2間PCB工廠

　　因與臺(tái)/陸廠價(jià)格競(jìng)爭(zhēng)激烈、加上PCB需求外移，也導(dǎo)致日本國(guó)內(nèi)的PCB產(chǎn)業(yè)逐漸式微，日本印刷電路板(PCB)大廠CMK于9月30日宣布，因顧客將生產(chǎn)移往海外，導(dǎo)致日本本土PCB需求呈現(xiàn)逐年減少趨勢(shì)，加上當(dāng)下日?qǐng)A貶值，與海外同行業(yè)競(jìng)爭(zhēng)的價(jià)格日趨激烈，經(jīng)營(yíng)環(huán)境持續(xù)嚴(yán)峻，預(yù)估此種嚴(yán)峻局面今后仍將持續(xù)，故旗下位于日本群馬縣的2座PCB工廠將在2016年9月底停止生產(chǎn)。　　據(jù)日經(jīng)新聞指出，CMK上述計(jì)劃停產(chǎn)的2座PCB工廠約3成產(chǎn)能用于生產(chǎn)車(chē)用PCB，主因目前日?qǐng)A持續(xù)貶值，并與臺(tái)灣、中國(guó)大陸廠商的價(jià)格競(jìng)爭(zhēng)激烈
關(guān)鍵字： PCB CMK

使用面向FPGA的OpenCL設(shè)計(jì)兩百萬(wàn)點(diǎn)頻域?yàn)V波器

快速傅里葉變換(FFT)是信號(hào)處理應(yīng)用的基礎(chǔ)。FPGA供應(yīng)商一直以來(lái)提供了運(yùn)行良好的FFT庫(kù)，處理適配到FPGA片內(nèi)存儲(chǔ)器中的大量數(shù)據(jù)。但是，如果數(shù)據(jù)規(guī)模太大，應(yīng)該如何應(yīng)對(duì)? 為解決這一問(wèn)題，F(xiàn)PGA設(shè)計(jì)人員現(xiàn)在必須要做出設(shè)計(jì)決定，這些決定互相糾纏在一起，例如，片內(nèi)FFT內(nèi)核的配置選擇，其數(shù)量，它們?cè)鯓舆B接并訪問(wèn)外部存儲(chǔ)器，多個(gè)內(nèi)核之間的同步等。分析所有這類(lèi)設(shè)計(jì)決定就是要能夠很好的結(jié)合現(xiàn)有產(chǎn)品，在HDL中編程，這會(huì)非常耗時(shí)，而且?guī)?lái)了性能問(wèn)題。采用OpenCL等高級(jí)編程語(yǔ)言，能夠很快的完成系統(tǒng)設(shè)計(jì)分析。本
關(guān)鍵字： FPGA 頻域?yàn)V波器 OpenCL 201511

OpenPOWER+CAPI實(shí)現(xiàn)第二代分布計(jì)算

本文介紹了CAPI技術(shù)，并給出基于CAPI應(yīng)用的三個(gè)案例。
關(guān)鍵字： CAPI CPU FPGA 201511

電源模塊熱設(shè)計(jì)分析

　　摘要：一摸電源模塊的表面，熱乎乎的，模塊壞了?!且慢，有一點(diǎn)發(fā)熱，僅僅只是因?yàn)樗Φ毓ぷ髦?。但高溫?duì)電源模塊的可靠性影響極其大!我們須致力于做好熱設(shè)計(jì)，減小電源表面和內(nèi)部器件的溫升。這一次，我們扒一扒電源模塊的熱設(shè)計(jì)。　　高溫對(duì)功率密度高的電源模塊的可靠性影響極其大。高溫會(huì)導(dǎo)致電解電容的壽命降低，變壓器漆包線的絕緣特性降低，晶體管損壞，材料熱老化，焊點(diǎn)脫落等現(xiàn)象。有統(tǒng)計(jì)資料表明，電子元件溫度每升高2℃，可靠性下降10%。對(duì)于電源模塊的熱設(shè)計(jì)，它包括兩個(gè)層面：降低損耗和改善散熱條件。　　一、
關(guān)鍵字：電源模塊 PCB

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

　　簡(jiǎn)介　　JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見(jiàn)。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來(lái)實(shí)現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx?
關(guān)鍵字： Xilinx FPGA

運(yùn)放使用注意事項(xiàng)

　　運(yùn)放是作為最通用的模擬器件，廣泛用于信號(hào)變換調(diào)理、ADC采樣前端、電源電路等場(chǎng)合中。雖然運(yùn)放外圍電路簡(jiǎn)單，不過(guò)在使用過(guò)程中還是有很多需要注意的地方。　　1、注意輸入電壓是否超限　　圖1是ADI的OP07數(shù)據(jù)表中的輸入電氣特性的一部分，可以看到在電源電壓±15V的條件下，輸入電壓的范圍是±13.5V，如果輸入電壓超出范圍，那么運(yùn)放就會(huì)工作不正常，出現(xiàn)一些意料不到的情況。　　而有一些運(yùn)放標(biāo)注的不是輸入電壓范圍，而是共模輸入電壓范圍，如圖1-2是TI的TLC2272數(shù)
關(guān)鍵字： PCB 運(yùn)放

Altera：通信領(lǐng)域，我們做得更好

　　EEPW：我想了解一下Patrick Dorsey先生對(duì)英特爾收購(gòu)了Altera的一些看法，其次就是Altera也是OpenPower的一個(gè)成員，因?yàn)榧尤肓薎ntel之后，Altera這邊會(huì)不會(huì)繼續(xù)跟OpenPower合作。　　Patrick Dorsey：就像您所說(shuō)的，我們也是OpenPower機(jī)構(gòu)的一個(gè)成員。關(guān)于我們的看法，我們FPGA會(huì)繼續(xù)支持不同的架構(gòu)，包括ARM架構(gòu)，Power架構(gòu)還有Intel自己的架構(gòu)。　　6月份我看我們的新聞發(fā)布宣布我們的OpenCL這個(gè)工具可以支持普通的架構(gòu)，
關(guān)鍵字： Altera FPGA

關(guān)于Allegro報(bào)錯(cuò)自動(dòng)關(guān)閉問(wèn)題

　　在網(wǎng)上搜索了很多解決方法，諸如使用DB doctor進(jìn)行檢查等方法，都不見(jiàn)有作用。在第一次遇到該問(wèn)題時(shí)，反復(fù)重裝了多次，總算是好了。但在第二次遇到該問(wèn)題時(shí)，重裝了多次都不能解決問(wèn)題。后來(lái)無(wú)意間發(fā)現(xiàn)，其實(shí)是鼠標(biāo)晃到了”Options“、”Visibility“、”Find“窗口時(shí)，就會(huì)報(bào)錯(cuò)，如圖1所示：　　　　圖1 出現(xiàn)報(bào)錯(cuò)的三個(gè)窗口　　于是在打開(kāi)PCB后，不將鼠標(biāo)晃動(dòng)到這三個(gè)窗口，而是在&rdquo
關(guān)鍵字： Allegro PCB

Xilinx跨界擴(kuò)張，五年預(yù)增5倍用戶(hù)

編者按：五年來(lái)，Xilinx正經(jīng)歷轉(zhuǎn)型: 從FPGA供應(yīng)商到可以支持系統(tǒng)和軟件工程師的全可編程技術(shù)(All Programmable technology )公司，致力于未來(lái)五年內(nèi)增長(zhǎng)5倍的潛在用戶(hù)，并為此推出了多處理器SoC和一系列軟件定義的設(shè)計(jì)環(huán)境。近日該公司的戰(zhàn)略規(guī)劃師Steve Glaser來(lái)華，向我們解釋了其構(gòu)想。
關(guān)鍵字： xilinx FPGA 全可編程 201510

Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達(dá)100MHz的系統(tǒng)性能

　　新思科技(Synopsys, Inc.)日前宣布：推出全新HAPS®-80基于FPGA的原型系統(tǒng)，該系統(tǒng)為Synopsys的端到端原型解決方案的一部分。HAPS-80系統(tǒng)提供了高達(dá)100MHz的多FPGA性能，以及全新的專(zhuān)用高速時(shí)分復(fù)用(HSTDM)技術(shù)。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 FPGA器件，每顆FPGA可容納2600萬(wàn)個(gè)ASIC門(mén)，結(jié)合ProtoCompiler設(shè)計(jì)自動(dòng)化和調(diào)試軟件，可支持高達(dá)16億個(gè)ASIC門(mén)的設(shè)計(jì)。HAPS硬件與
關(guān)鍵字： Synopsys FPGA