xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的跳頻通信系統(tǒng)設(shè)計(jì)

本跳頻系統(tǒng)中，F(xiàn)PGA是硬件邏輯的載體，完成基帶信號采樣后的混頻、濾波等操作及對DDS、ADC等外部邏輯的控制；dsp控制FPGA內(nèi)部邏輯以及DDS、ADC等邏輯單元完成跳頻通信系統(tǒng)基帶部分的發(fā)射與接收及其一系列計(jì)算任務(wù)；高精度時(shí)鐘源為整個(gè)系統(tǒng)提供時(shí)間基準(zhǔn)，經(jīng)過dsp、FPGA、DDS等器件內(nèi)部鎖相環(huán)倍頻，為各器件提供主時(shí)鐘。
關(guān)鍵字：跳頻通信基帶模塊 FPGA

高速定點(diǎn)FFT算法的FPGA設(shè)計(jì)方案

著重討論基于FPGA的64點(diǎn)高速FFT算法的實(shí)現(xiàn)方法。采用高基數(shù)結(jié)構(gòu)和流水線結(jié)構(gòu)，大大提高了FFT處理器的運(yùn)行速度。同時(shí)塊浮點(diǎn)結(jié)構(gòu)的引入，也大幅減少了浮點(diǎn)操作占用FPGA器件的資源數(shù)目，兼顧了FPGA高精度、低資源、低功耗的特點(diǎn)。
關(guān)鍵字：高速FFT算法高基數(shù)結(jié)構(gòu) FPGA 流水線結(jié)構(gòu)

基于Nios II的多媒體廣告系統(tǒng)

電子屏的出現(xiàn)，不僅可以使企業(yè)更全面的展示產(chǎn)品，推廣企業(yè)文化，而且可以滿足不同讀者的需求，改善城市環(huán)境，提升人民生活質(zhì)量，更重要的是廣告能夠更及時(shí)、更準(zhǔn)確、更全面的展示自己的新產(chǎn)品，第一時(shí)間與消費(fèi)者進(jìn)行溝通，贏得市場，獲取利潤，以及根據(jù)市場動態(tài)更及時(shí)更全面的做出市場決策。基于以上原因，我們采用Nios II軟核設(shè)計(jì)了能及時(shí)發(fā)布戶外廣告、電子公告的多媒體廣告系統(tǒng)。
關(guān)鍵字： NiosII處理器多媒體廣告 FPGA

FPGA設(shè)計(jì)者需要練好5項(xiàng)基本功

在我看來，成為一名說得過去的FPGA設(shè)計(jì)者，需要練好5項(xiàng)基本功：仿真、綜合、時(shí)序分析、調(diào)試、驗(yàn)證。
關(guān)鍵字：設(shè)計(jì)流程仿真 FPGA 綜合時(shí)序分析

面向FPGA應(yīng)用的電源設(shè)計(jì)

近幾年，F(xiàn)PGA 產(chǎn)業(yè)迅速擴(kuò)張，有越來越多的工程師從事著與 FPGA 相關(guān)的設(shè)計(jì)和研發(fā)工作。作為任何一款產(chǎn)品都不可或缺的電源，也面臨來自FPGA應(yīng)用的要求和挑戰(zhàn)。一方面是需求的增多，另一方面的技術(shù)指標(biāo)要求的不斷提升，如何幫助工程師輕松完成FPGA產(chǎn)品的電源設(shè)計(jì)，讓他們得以將更多的精力投入到核心部分的設(shè)計(jì)中，從而縮短設(shè)計(jì)周期，成了每個(gè)電源廠商要面對的問題。為此，筆者采訪了來自優(yōu)質(zhì)電源產(chǎn)品供應(yīng)商凌力爾特公司的DC/DC μModule 產(chǎn)品市場經(jīng)理Afshin Odabaee，來聽一聽他對面向FPGA應(yīng)用的電
關(guān)鍵字：靜態(tài)電流散熱 FPGA

基于EDA技術(shù)的FPGA設(shè)計(jì)

對傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較，引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列（FPGA）電路，提出現(xiàn)場可編程門陣列（FPGA）是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐罚ˋSIC），在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路中越來越受到重視。介紹了這種電路的基本結(jié)構(gòu)、性能特點(diǎn)、應(yīng)用領(lǐng)域及使用中的注意事項(xiàng)。對基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來電子產(chǎn)品設(shè)計(jì)技術(shù)發(fā)展的主要方向。
關(guān)鍵字：自動化設(shè)計(jì) EDA FPGA

采用EDA或FPGA實(shí)現(xiàn)IP保護(hù)

提出一種結(jié)合電子設(shè)計(jì)自動化(Electronic Design Automation，簡稱EDA)軟件和FPGA的IP核保護(hù)機(jī)制。通過在EDA工具中加入保護(hù)機(jī)制防止設(shè)計(jì)者非授權(quán)使用IP核，在FPGA中加入保護(hù)機(jī)制防止設(shè)計(jì)被非法復(fù)制、竊取或篡改。
關(guān)鍵字： IP保護(hù) EDA FPGA

基于FPGA的H.264幀內(nèi)預(yù)測模塊設(shè)計(jì)

提出一種能實(shí)時(shí)處理的H.264/AVC幀內(nèi)預(yù)測硬件結(jié)構(gòu)。通過對H.264/AVC各個(gè)預(yù)測模式的分析，設(shè)計(jì)了一個(gè)通用運(yùn)算單元，提高了硬件資源的可重用性。采用4個(gè)并行運(yùn)算單元計(jì)算預(yù)測值，對運(yùn)算比較復(fù)雜的plane模式預(yù)處理，并設(shè)計(jì)模式預(yù)測器，加快了系統(tǒng)處理速度。硬件電路結(jié)構(gòu)已通過RTL級仿真及綜合，并在Altera公司的Cyclone II FPGA平臺上進(jìn)行了驗(yàn)證和測試。
關(guān)鍵字： H.264幀內(nèi)預(yù)測視頻解碼器 FPGA

基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì)

針對復(fù)雜算法中矩陣運(yùn)算量大,計(jì)算復(fù)雜,耗時(shí)多,制約算法在線計(jì)算性能的問題,從硬件實(shí)現(xiàn)角度,研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì),實(shí)現(xiàn)矩陣并行計(jì)算。首先根據(jù)矩陣運(yùn)算的算法分析,設(shè)計(jì)了矩陣并行計(jì)算的硬件實(shí)現(xiàn)結(jié)構(gòu),并在Modelsim中進(jìn)行功能模塊的仿真,然后將功能模塊集成一個(gè)自定制組件,并通過Avalon總線與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構(gòu)建SoPC系統(tǒng),并在Altera DE3開發(fā)板中進(jìn)行矩陣實(shí)時(shí)計(jì)算測試。測試結(jié)果驗(yàn)證了基于FPGA/Nios-Ⅱ矩陣運(yùn)算硬件
關(guān)鍵字：硬件加速器矩陣運(yùn)算 FPGA

TD-LTE綜合測試儀表關(guān)鍵模塊的研究與實(shí)現(xiàn)

在對OFDM調(diào)制以及FPGA、DSP、中頻接口進(jìn)行深入研究的基礎(chǔ)上，提出了一種TD-LTE系統(tǒng)中下行鏈路基帶信號發(fā)送的實(shí)現(xiàn)方案，在系統(tǒng)的設(shè)計(jì)思路和硬件資源上進(jìn)行了優(yōu)化。在實(shí)際的硬件環(huán)境下，通過大量測試，驗(yàn)證了該方案的可行性和有效性。
關(guān)鍵字： TD-LTE 基帶信號發(fā)送 FPGA

基于FPGA的腦機(jī)接口實(shí)時(shí)系統(tǒng)

給出了以FPGA為核心，實(shí)現(xiàn)基于瞬態(tài)視覺誘發(fā)電位的腦機(jī)接口實(shí)時(shí)系統(tǒng)的方案。該方案包括腦電采集電路、基于FPGA的VGA視覺刺激器和FPGA開發(fā)板三部分。用FPGA取代計(jì)算機(jī)，作為腦機(jī)接口的控制和信息處理器。利用VHDL編程，在FPGA中實(shí)時(shí)處理采集的腦電信號，提取并識別瞬態(tài)視覺誘發(fā)電位信號，轉(zhuǎn)換為控制命令，反饋給視覺刺激器。實(shí)驗(yàn)結(jié)果表明，本方案可以有效地實(shí)現(xiàn)腦機(jī)接口實(shí)時(shí)系統(tǒng)，并達(dá)到較高的正確率和通信速度。
關(guān)鍵字：腦機(jī)接口 VGA視覺刺激器 FPGA

電子齒輪比在FPGA中的實(shí)現(xiàn)

伺服系統(tǒng)中采用電子齒輪來匹配指令脈沖當(dāng)量和位置反饋脈沖當(dāng)量。本文分析了電子齒輪的工作原理,提出了一種位置指令脈沖處理電路來把三種可能的脈沖輸入形式轉(zhuǎn)換成統(tǒng)一的可被接受的形式,并在Xilinx ISE開發(fā)環(huán)境下進(jìn)行VHDL編程,用數(shù)字方法實(shí)現(xiàn)了電子齒輪比,最后利用Modelsim軟件仿真驗(yàn)證了該設(shè)計(jì)的正確性和可行性。
關(guān)鍵字：電子齒輪 Xilinx 位置反饋脈沖

基于FPGA具有自適應(yīng)功能的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

為了滿足工業(yè)上數(shù)據(jù)采集的自適應(yīng)需要,本文采用FPGA設(shè)計(jì)實(shí)現(xiàn)了高速數(shù)據(jù)采集,整個(gè)系統(tǒng)分為高速數(shù)據(jù)采集模塊、數(shù)據(jù)緩沖模塊、數(shù)據(jù)存儲模塊。其中數(shù)據(jù)采集模塊對濾波放大后的輸入信號進(jìn)行采樣,采樣率可調(diào);數(shù)據(jù)緩沖模塊負(fù)責(zé)對采樣得到的數(shù)據(jù)進(jìn)行緩存:數(shù)據(jù)存儲模塊負(fù)責(zé)將緩存后的數(shù)據(jù)傳輸至存儲器進(jìn)行存儲。使用Quartus Ⅱ仿真工具對各子模塊功能進(jìn)行了時(shí)序仿真,最后介紹了本設(shè)計(jì)中制作的兩塊電路板并加以調(diào)試,測試結(jié)果表明本設(shè)計(jì)滿足系統(tǒng)指標(biāo)。
關(guān)鍵字：自適應(yīng) 程控放大器 FPGA

基于FPGA實(shí)現(xiàn)多路模擬信號自適應(yīng)采集系統(tǒng)的設(shè)計(jì)

目前,在PCM／FM遙測體系中模擬信號采集普遍采用8位量化,全部模擬信號均歸一化到O～5 V范圍內(nèi),隨著需要采集的模擬信號的類型多樣化,勢必增加信號調(diào)理電路的多樣性,不利于系統(tǒng)的簡化和模塊化。在量化位數(shù)一定的系統(tǒng)中,被衰減處理的信號中實(shí)際量化誤差等于N倍(N是信號被衰減的倍數(shù))的最小量化誤差,因此合理的信號調(diào)理電路和A／D取值是保證量化精度的關(guān)鍵。本文提供的方式有效地解決了這個(gè)問題,既簡化了前端信號調(diào)理電路的復(fù)雜度,又充分利用了A／D轉(zhuǎn)換器的輸入電壓動態(tài)范圍和量化位數(shù)優(yōu)勢,實(shí)現(xiàn)了對多路模擬信號的自適應(yīng)采集
關(guān)鍵字：數(shù)據(jù)采集信號調(diào)理 FPGA

基于FPGA的數(shù)據(jù)域邊界掃描測試向量發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于FPGA的邊界掃描測試向量發(fā)生器，該發(fā)生器可以為邊界掃描故障診斷系統(tǒng)提供測試向量，并可計(jì)算測試向量的故障覆蓋率。與以往通過軟件提供測試向量的方法相比，該設(shè)計(jì)在速度和效率上有了較大提高。
關(guān)鍵字：邊界掃描測試向量故障診斷 FPGA

共6764條 79/451 |‹ « 77 78 79 80 81 82 83 84 85 86 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]