華為又一項(xiàng)芯片堆疊封裝專(zhuān)利曝光
來(lái)源:內(nèi)容來(lái)自半導(dǎo)體行業(yè)觀察(ID:icbank)綜合,謝謝。
近日,國(guó)家知識(shí)產(chǎn)權(quán)專(zhuān)利局披露了華為于2019年遞交申請(qǐng)的,名為“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”的專(zhuān)利。
根據(jù)摘要描述,一種芯片堆疊封裝結(jié)構(gòu)(100)及其封裝方法、電子設(shè)備(1),涉及電子技術(shù)領(lǐng)域,用于解決如何將多個(gè)副芯片堆疊單元(30)可靠的鍵合在同一主芯片堆疊單元(10)上的問(wèn)題。芯片堆疊封裝結(jié)構(gòu)(100),包括:主芯片堆疊單元(10),具有位于第一表面上的絕緣且間隔設(shè)置的多個(gè)主管腳(11);第一鍵合層(20),設(shè)置于第一表面上;第一鍵合層(20)包括絕緣且間隔設(shè)置的多個(gè)鍵合組件(21);多個(gè)鍵合組件(21)中的每個(gè)包括至少一個(gè)鍵合部(211),任意兩個(gè)鍵合部(211)絕緣設(shè)置,且任意兩個(gè)鍵合部(211)的橫截面積相同;多個(gè)鍵合組件(21)分別與多個(gè)主管腳(11)鍵合;多個(gè)副芯片堆疊單元(30),設(shè)置于第一鍵合層(20)遠(yuǎn)離主芯片堆疊單元(10)一側(cè)的表面;副芯片堆疊單元(30)具有絕緣且間隔設(shè)置的多個(gè)微凸點(diǎn)(31);多個(gè)微凸點(diǎn)(31)中的每個(gè)與多個(gè)鍵合組件(21)中的一個(gè)鍵合。
眾所周知,近年來(lái),因?yàn)樾酒⒖s的限制,行業(yè)轉(zhuǎn)向芯片封裝尋找芯片性能的提升辦法。
在日前的分析師大會(huì)上,華為常務(wù)董事、ICT基礎(chǔ)設(shè)施業(yè)務(wù)管理委員會(huì)主任汪濤也指出,華為正嘗試用堆疊芯片的相關(guān)技術(shù),用不那么先進(jìn)的芯片工藝也可以讓華為的產(chǎn)品更有競(jìng)爭(zhēng)力。華為目前在芯片3D封裝方面有了專(zhuān)利積累,有信心拿出更多解決方案和領(lǐng)先產(chǎn)品。
“華為在(封裝)這方面有多年的積累,我們基于芯片3D堆疊、3D封裝或者稱(chēng)之為chiplet技術(shù),來(lái)實(shí)現(xiàn)在制程相對(duì)可能不是那么最領(lǐng)先的情況下做出最領(lǐng)先的芯片或者系統(tǒng)。當(dāng)然,我們積累的技術(shù)和創(chuàng)新手段還有很多,因此我們有信心一直提供領(lǐng)先的產(chǎn)品和方案來(lái)服務(wù)于我們的客戶(hù)和合作伙伴?!蓖魸诤罄m(xù)回答記者問(wèn)題的時(shí)候表示。
而事實(shí)上,在不久之前,華為也的確披露了另一個(gè)封裝專(zhuān)利。
華為3D芯片堆疊專(zhuān)利解讀
唯一的問(wèn)題是華為是否真的可以利用其創(chuàng)新,因?yàn)闆](méi)有美國(guó)政府的出口許可證,代工廠無(wú)法為該公司生產(chǎn)芯片。但至少華為自己當(dāng)然相信它可以,特別是考慮到這項(xiàng)技術(shù)可以為基于不受美國(guó)如此嚴(yán)厲限制的舊節(jié)點(diǎn)的芯片提供性能提升。
保持競(jìng)爭(zhēng)力的一種方式
由于美國(guó)政府將華為及其芯片設(shè)計(jì)子公司海思列入黑名單,現(xiàn)在要求所有制造芯片的公司申請(qǐng)出口許可證,因?yàn)樗邪雽?dǎo)體生產(chǎn)都涉及美國(guó)開(kāi)發(fā)的技術(shù),華為無(wú)法進(jìn)入任何先進(jìn)節(jié)點(diǎn)(例如臺(tái)積電的N5),因此必須依賴(lài)成熟的工藝技術(shù)。
為此,華為前任總裁郭平表示,創(chuàng)新的芯片封裝和小芯片互連技術(shù),尤其是 3D 堆疊,是公司在其 SoC 中投入更多晶體管并獲得競(jìng)爭(zhēng)力所需性能的一種方式。因此,該公司投資于專(zhuān)有的封裝和互連方法(例如其獲得專(zhuān)利的方法)是非常有意義的。
“以 3D 混合鍵合技術(shù)為代表的微納米技術(shù)將成為擴(kuò)展摩爾定律的主要手段,”郭說(shuō)。
華為高層表示,由于現(xiàn)代領(lǐng)先的制程技術(shù)進(jìn)展相對(duì)緩慢,2.5D或3D封裝的多芯片設(shè)計(jì)是芯片設(shè)計(jì)人員不斷在產(chǎn)品中投入更多晶體管,以滿(mǎn)足他們客戶(hù)在新功能和性能的預(yù)期,這也成為了產(chǎn)業(yè)界采用的一個(gè)普遍方式。因此,華為前董事長(zhǎng)強(qiáng)調(diào),華為將繼續(xù)投資于內(nèi)部設(shè)計(jì)的面積增強(qiáng)和堆疊技術(shù)。
華為在新聞發(fā)布會(huì)上公開(kāi)發(fā)表的聲明清楚地表明,公司旨在為其即將推出的產(chǎn)品使用其混合無(wú) TSV 3D 堆疊方法(或者可能是類(lèi)似且更主流的方法)。主要問(wèn)題是該方法是否需要美國(guó)政府可能認(rèn)為最先進(jìn)且不授予出口許可證的任何工具或技術(shù)(畢竟,大多數(shù)晶圓廠工具使用源自美國(guó)的技術(shù))。也就是說(shuō),我們是否會(huì)看到一家代工廠使用華為的專(zhuān)利方法為華為制造 3D 小芯片封裝,這還有待觀察。但至少華為擁有一項(xiàng)獨(dú)特的廉價(jià) 3D 堆疊技術(shù),即使無(wú)法使用最新節(jié)點(diǎn),也可以幫助其保持競(jìng)爭(zhēng)力。
無(wú)過(guò)孔堆疊
芯片制造商通常使用兩種封裝和互連方法:2.5D 封裝為彼此相鄰的小芯片實(shí)現(xiàn)高密度/高帶寬的封裝內(nèi)互連,3D 封裝通過(guò)將不同的小芯片堆疊在一起使處理器更小. 然而,3D 封裝通常需要相當(dāng)復(fù)雜的布線,因?yàn)樾⌒酒枰ㄐ挪⑶冶仨毷褂?TSV 提供電力。
雖然 TSV 已在芯片制造中使用了十多年,但它們?cè)黾恿朔庋b過(guò)程的復(fù)雜性和成本,因此華為決定發(fā)明一種不使用 TSV 的替代解決方案。華為專(zhuān)家設(shè)計(jì)的本質(zhì)上是 2.5D 和 3D 堆疊的混合體,因?yàn)閮蓚€(gè)小芯片在封裝內(nèi)相互重疊,節(jié)省空間,但不像經(jīng)典 3D 封裝那樣完全疊放。
重疊的 3D 堆疊
(圖片來(lái)源:華為)
華為的流程涉及在連接到另一個(gè)(或其他)之前將其中一個(gè)小芯片倒置。它還需要構(gòu)建至少兩個(gè)重新分配層來(lái)提供電力(例如,兩個(gè)小芯片意味著兩個(gè) RDL,三個(gè)小芯片仍然可以使用兩個(gè) RDL,所以四個(gè),請(qǐng)參閱文章末尾的專(zhuān)利文檔以了解詳細(xì)信息),這并不是特別便宜,因?yàn)樗黾恿藥讉€(gè)額外的工藝步驟。好消息是其中一個(gè)芯片的再分配層可以用來(lái)連接內(nèi)存等東西,從而節(jié)省空間。
事實(shí)上,華為的混合 3D 堆疊方式可以說(shuō)比其他公司傳統(tǒng)的 2.5D 和 3D 封裝技術(shù)更通用。例如,很難將兩個(gè)或三個(gè)耗電且熱的邏輯裸片堆疊在一起,因?yàn)槔鋮s這樣的堆棧將非常復(fù)雜(這最終可能意味著對(duì)時(shí)鐘和性能的妥協(xié))。華為的方法增加了堆棧的表面尺寸,從而簡(jiǎn)化了冷卻。同時(shí),堆棧仍然小于 2.5D 封裝,這對(duì)于智能手機(jī)、筆記本電腦或平板電腦等移動(dòng)應(yīng)用程序很重要。
從產(chǎn)業(yè)來(lái)看,其他半導(dǎo)體合同制造商(臺(tái)積電、GlobalFoundries)、集成設(shè)計(jì)制造商(英特爾、三星),甚至可以使用領(lǐng)先的晶圓廠工具和工藝技術(shù)的無(wú)晶圓廠芯片開(kāi)發(fā)商(AMD)也開(kāi)發(fā)了自己的 2.5D 和 3D 小芯片堆疊和互連方法為他們的客戶(hù)或他們未來(lái)的產(chǎn)品提供服務(wù)。因此,華為只是順勢(shì)而為。
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀點(diǎn),如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。
p2p機(jī)相關(guān)文章:p2p原理