西門子與SPIL攜手為扇出型晶圓級封裝提供 3D驗證工作流程

西門子數碼化工業(yè)軟件近日與矽品精密工業(yè)股份有限公司（SPIL）合作，針對SPIL扇出系列的IC封裝技術，開發(fā)和實作新的工作流程，以進行IC封裝組裝規(guī)劃與3D LVS組裝驗證。此流程將被運用于SPIL的2.5D和扇出封裝系列。

為了滿足全球市場對于高效能、低功耗、小尺寸IC的上漲需求，IC設計中的封裝技術也變得日益復雜，2.5D和3D配置等技術因應這種挑戰(zhàn)而出現。這些技術將一個或多個不同功能的IC與較高的I/O和電路密度相結合，因此必須能建立和檢視多個組裝和LVS、連線關系、幾何形狀與元件間距情境。為了幫助客戶輕松部署這些封裝技術，SPIL選用西門子的Xpedition Substrate Integrator軟件與Calibre 3DSTACK軟件，用于其先進扇出系列封裝技術的封裝規(guī)劃及3D LVS封裝組裝驗證。

矽品精密工業(yè)股份有限公司研發(fā)中心副總王愉博博士表示，矽品所面對的挑戰(zhàn)是要開發(fā)和部署一個經過驗證且包括全面的3D LVS的工作流程，來進行先進封裝組裝規(guī)劃和驗證。西門子是該領域公認的領導廠商，擁有穩(wěn)健的技術能力并獲得市場的認可。矽品將在今后的生產中使用與西門子共同打造的流程來驗證我們的扇出系列技術。

SPIL的扇出封裝系列能夠提供更大的空間，方便在半導體區(qū)域頂部進行更多I/O布線，并經由扇出制程擴大封裝的尺寸，而傳統的封裝技術無法做到這一點。

西門子數碼化工業(yè)軟件電路板系統資深副總裁AJ Incorvaia表示，西門子很高興與SPIL攜手合作，為其先進封裝技術定義和提供必要的工作流程和技術。隨著SPIL的客戶繼續(xù)開發(fā)復雜性更高的設計，SPIL與西門子也隨時準備好為其提供所需的先進工作流程，將這些復雜設計快速推向市場。