新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 英特爾代工合作伙伴為EMIB先進封裝技術(shù)提供參考流程

英特爾代工合作伙伴為EMIB先進封裝技術(shù)提供參考流程

作者: 時間:2024-07-09 來源:EEPW 收藏

在摩爾定律的旅程中,先進技術(shù)正發(fā)揮著越來越重要的作用,通過堆疊技術(shù)的創(chuàng)新,可以在單個設備中集成更多的晶體管。目前的大多數(shù)芯片都采用了異構(gòu)架構(gòu)設計,先進技術(shù)也讓設備中采用不同制程技術(shù)、來自不同廠商、執(zhí)行不同功能的芯粒能夠在一起妥善工作,從而提高性能并降低功耗。

本文引用地址:http://www.butianyuan.cn/article/202407/460797.htm

(嵌入式多芯片互連橋接)是的一種2.5D先進技術(shù),支持把不同的芯片放在同一塊平面上相互連接。傳統(tǒng)的2.5D封裝是在芯片和基板間的硅中介層上進行布線,則是通過一個嵌入基板內(nèi)部的單獨芯片完成互連。

1720506666290571.png

作為一種高成本效益的方法,簡化了設計流程,并帶來了設計靈活性。EMIB技術(shù)已在自己的產(chǎn)品中得到了驗證,如第四代?至強?處理器、至強6處理器和英特爾Stratix?10 FPGA。客戶也對EMIB技術(shù)越來越感興趣。

1720506707809802.png

為了讓客戶能夠利用這項技術(shù),英特爾正積極與EDA和IP伙伴合作,確保他們的異構(gòu)設計工具、流程、方法以及可重復使用的IP塊都得到了充分的啟用和資格認證。Ansys、Cadence、Siemens和Synopsys已宣布,為英特爾EMIB先進封裝技術(shù)提供參考流程:

●   Ansys正在與英特爾合作,以完成對EMIB技術(shù)熱完整性、電源完整性和機械可靠性的簽發(fā)驗證,范圍涵蓋先進制程節(jié)點和不同的異構(gòu)封裝平臺。

●   Cadence宣布,完整的EMIB 2.5D封裝流程,用于Intel 18A的數(shù)字和定制/模擬流程,以及用于Intel 18A的設計IP均已可用。

●   Siemens宣布將向英特爾代工客戶開放EMIB參考流程,此前,Siemens還宣布了面向Intel 16、Intel 3和Intel 18A節(jié)點的Solido?模擬套件驗證。

●   Synopsys宣布為英特爾代工的EMIB先進封裝技術(shù)提供AI驅(qū)動的多芯片參考流程,以加速多芯片產(chǎn)品的設計開發(fā)。

IP和EDA生態(tài)系統(tǒng)對任何代工業(yè)務都至關(guān)重要,英特爾代工一直在努力打造強大的代工生態(tài)系統(tǒng),并將繼續(xù)通過代工服務讓客戶能夠更輕松、快速地優(yōu)化、制造和組裝其SOC(系統(tǒng)級芯片)設計,同時為其設計人員提供經(jīng)過驗證的EDA工具、設計流程和IP組合,以實現(xiàn)硅通孔封裝設計。

在AI時代,芯片架構(gòu)越來越需要在單個封裝中集成多個CPU、GPU和NPU以滿足性能要求。英特爾的系統(tǒng)級代工能夠幫助客戶在堆棧的每一層級進行創(chuàng)新,從而滿足AI時代復雜的計算需求,加速推出下一代芯片產(chǎn)品。



關(guān)鍵詞: 英特爾 代工 EMIB 封裝

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉