博客專欄

EEPW首頁 > 博客 > Intel 3 制程詳解:性能相比Intel 4 提升18%!

Intel 3 制程詳解:性能相比Intel 4 提升18%!

發(fā)布人:芯智訊 時間:2024-07-14 來源:工程師 發(fā)布文章

6月20日消息,據(jù)Tom's hard ware報(bào)道,當(dāng)?shù)貢r間周三,處理器大廠英特爾宣布其 3nm 級制程工藝技術(shù)“Intel 3”已在兩個工廠投入大批量生產(chǎn),并提供了有關(guān)新的制程節(jié)點(diǎn)更多細(xì)節(jié)信息。

據(jù)介紹,Intel 3 帶來了更高的性能和更高的晶體管密度,并支持 1.2V 電壓,相比Intel 4 采用了更多的EUV步驟,帶來了18%的性能提升,適用于超高性能應(yīng)用。該節(jié)點(diǎn)面向英特爾自己的產(chǎn)品以及代工客戶。它還將在未來幾年內(nèi)還將會推出Intel 3-T、Intel 3-E、Intel 3P-T等多個演進(jìn)版本。

image.png

英特爾代工技術(shù)開發(fā)副總裁 Walid Hafez 表示:“我們基于Intel 3 制程的處理器正在美國俄勒岡州工廠和愛爾蘭工廠進(jìn)行大批量生產(chǎn),其中就包括最近推出的面向服務(wù)器的Xeon 6 ‘Sierra Forest’和‘Granite Rapids’處理器。”

相關(guān)文章:《英特爾首款Xeon 6處理器上市:最高144個E核,能效提升66%!》

英特爾一直將其Intel 3 制程工藝定位于數(shù)據(jù)中心應(yīng)用,這些應(yīng)用需要通過改進(jìn)的晶體管(與Intel 4 相比)、具有降低的晶體管通孔電阻的供電電路以及設(shè)計(jì)協(xié)同優(yōu)化來實(shí)現(xiàn)尖端性能。該工藝節(jié)點(diǎn)支持 <0.6V 低壓、以及 >1.3V 高壓以實(shí)現(xiàn)最大負(fù)載。

在性能方面,英特爾承諾,與Intel 4 相比,Intel 3將在相同功率和晶體管密度下實(shí)現(xiàn) 18% 的性能提升,這個提升幅度已經(jīng)是比較大了。要知道臺積電N3制程相比N3也只提升了15%左右。

image.png

雖然Intel 3的Contacted Poly Pitch(接觸孔的多晶硅柵極間距)、Fin Pitch、M0間距參數(shù)基本一致,芯片設(shè)計(jì)人員針對Intel 3 使用了 240nm 高性能和 210nm 高密度庫的組合,另外M2間距和M4間距均減少了2nm,從而提升了整體的密度和性能。

image.png

此外,英特爾客戶可以在三種金屬堆棧之間進(jìn)行選擇:14 層(成本優(yōu)化)、18 層(性能和成本之間的最佳平衡)以及 21 層(性能更高)。

目前,英特爾將使用其 3nm 級工藝技術(shù)來制造其 Xeon 6 處理器數(shù)據(jù)中心處理器。最終,英特爾代工廠也將利用該生產(chǎn)節(jié)點(diǎn)為其它客戶制造數(shù)據(jù)中心級一類的高性能處理器。

image.png

另外,正如前面所指出的,除了基礎(chǔ)版的Intel 3制程,英特爾還將提供支持硅通孔并可用作基礎(chǔ)芯片的Intel 3-T。后續(xù)英特爾還將為芯片組和存儲應(yīng)用提供功能增強(qiáng)型Intel 3-E。此外還有性能增強(qiáng)型Intel 3-PT,增加了9um間距TSV和混合鍵合,對晶體管堆疊技術(shù)進(jìn)行優(yōu)化,據(jù)說Intel 3-PT可以再度實(shí)現(xiàn)5%的性能提升,以用于各種工作負(fù)載,例如 AI/HPC 和通用計(jì)算。

編輯:芯智訊-浪客劍


*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點(diǎn),如有侵權(quán)請聯(lián)系工作人員刪除。



關(guān)鍵詞: 芯片

相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉