新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 臺(tái)積電稱(chēng)其已解決造成40nm制程良率不佳的工藝問(wèn)題

臺(tái)積電稱(chēng)其已解決造成40nm制程良率不佳的工藝問(wèn)題

作者: 時(shí)間:2010-01-21 來(lái)源:digitimes 收藏

  據(jù)公司高級(jí)副總裁劉德音最近在一次公司會(huì)議上表示,制程工藝的良率已經(jīng)提升至與現(xiàn)有制程相同的水平,他并表示公司已經(jīng)完美解決了先前造成制程良率不佳的工藝腔匹配(Chamber matching)問(wèn)題.

本文引用地址:http://butianyuan.cn/article/105371.htm

 

  19日舉辦了一場(chǎng)慶祝Phase5新廠房完工的慶典儀式,這間廠房隸屬于新竹科技園區(qū)的臺(tái)積電Fab12工廠.據(jù)悉新完工的Phase5廠房將于今年第三季度起開(kāi)始批量投產(chǎn)28nm制程產(chǎn)品。

  另?yè)?jù)劉德音表示,臺(tái)積電正在計(jì)劃興建Fab12 Phase6廠房,這座Phase6廠房將用于生產(chǎn)22nm制程產(chǎn)品。



關(guān)鍵詞: 臺(tái)積電 40nm 65nm

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉