歐盟對抗功率難題納米級芯片欲破瓶頸
——
該協(xié)會的主要成員STMicroelectronics在當?shù)貢r間周二(北京時間周三)發(fā)布的一份聲明中稱,該協(xié)會的研發(fā)項目旨在改進下一代芯片系統(tǒng)半導體的設計,解決65納米及其以下納米CMOS出現(xiàn)功率泄漏的問題。
據(jù)悉,該項稱為CLEAN的計劃將得到歐盟第六次框架項目下納米電子計劃的資助。功率泄漏時發(fā)生在65納米以下技術中納米電路的一個障礙,STMicroelectronics稱半導體設計工藝和加工方面的新問題需要共同努力加以解決。
CLEAN的主要目標在于研發(fā)新一代功率泄漏模式,設計工藝和泄漏控制技術及電子設計自動(EDA)工具,該工具能自動完成設計的部分工作,而以目前的技術是難以實現(xiàn)的。
該研發(fā)協(xié)會包括14個合作成員,其中包括英飛凌、ChipVision Design Systems、丹麥理工大學、布達佩斯技術與經(jīng)濟大學等。
評論