飛思卡爾推出三款新型QorIQ處理器

　　飛思卡爾半導(dǎo)體推出三款新型QorIQ處理器，首次將飛思卡爾先進(jìn)的數(shù)據(jù)路徑加速度架構(gòu)(DPAA)編程模式融合到QorIQ P1和P2級(jí)多核產(chǎn)品中。 該P(yáng)1023/1017和P2040通訊處理器的推出，意味著飛思卡爾DPAA技術(shù)擴(kuò)展到所有QorIQ平臺(tái)級(jí)別，跨單核到8核產(chǎn)品，頻率范圍為400MHz到2.2GHz。

　　常見的DPAA軟件架構(gòu)使客戶能夠開發(fā)適合一種QorIQ處理器的代碼，并在QorIQ系列中輕松向上、向下擴(kuò)展，從而大大縮短開發(fā)周期。 它還允許客戶創(chuàng)建十分靈活的最終產(chǎn)品，提供廣泛的成本和性能點(diǎn)。

　　飛思卡爾網(wǎng)絡(luò)處理器部門戰(zhàn)略推廣總監(jiān)Preet Virk表示，“在QorIQ系列中提供DPAA能夠幫助我們客戶把面向現(xiàn)有QorIQ產(chǎn)品開發(fā)的軟件應(yīng)用到P1和P2級(jí)QorIQ產(chǎn)品中，從而優(yōu)化軟件投資和再利用。 這些新型QorIQ產(chǎn)品為我們的客戶提供了管理不斷增加的IP業(yè)務(wù)速率所需的靈活性、擴(kuò)展性及性能，同時(shí)還保證了極具競爭力的價(jià)格優(yōu)勢。”

　　P1023/P1017是高度集成的雙核/單核器件，是適合高性能802.11n無線局域網(wǎng)接入點(diǎn)、SMB網(wǎng)關(guān)和低端固定路由器的理想產(chǎn)品。 它的主要優(yōu)勢包括：能夠滿足PoE要求的低功耗，支

　　飛思卡爾新型QorIQ處理器

　　引入高性能加速度引擎持3種無線解決方案的3個(gè)PCI Express控制器，優(yōu)化企業(yè)WLAN接入點(diǎn)性能的數(shù)據(jù)路徑分流，以及能減少加密算法協(xié)議處理的飛思卡爾高級(jí)安全協(xié)處理器。

　　P2040是一款成本、功耗均優(yōu)化的四核器件，為固定路由器、長期演進(jìn)(LTE)通道卡和企業(yè)安全應(yīng)用等解決方案提供市場領(lǐng)先的性能和功能。 除了有DPAA分擔(dān)通用包處理任務(wù)外，P2040還支持靈活的SerDes配置，最大限度減少所需的膠合邏輯;它還包含嵌入式系統(tǒng)管理程序技術(shù)，使得每個(gè)內(nèi)核獨(dú)立于其他內(nèi)核運(yùn)行自己的操作系統(tǒng)，從而實(shí)現(xiàn)真正的硬件分區(qū)和虛擬化。

　　QorIQ DPAA 分流功能從主處理內(nèi)核選擇任務(wù)，允許這些內(nèi)核執(zhí)行更有價(jià)值的任務(wù)或以更低的頻率、成本和功率實(shí)現(xiàn)應(yīng)用性能目標(biāo)。 DPAA包括：幀管理器(Frame Manager)，負(fù)責(zé)在以太網(wǎng)端口上實(shí)施警管、分類和日程安排;隊(duì)列管理器(Queue Manager) ，執(zhí)行排隊(duì)、擁塞控制、工作量分配和分組排序;緩沖管理器(Buffer Manager)，將數(shù)據(jù)包分配給緩沖器，以最大限度減少內(nèi)存消耗;安全塊(Security Block)，用來實(shí)施加密算法;以及模式匹配搜索引擎(Paern Matching Engine)，用來搜索數(shù)據(jù)包里的文本字符串，進(jìn)行統(tǒng)一的威脅管理。

　　飛思卡爾提供單應(yīng)用編程接口(API)來接入DPAA，并提供基于通用GUI的配置工具和建立DPAA基礎(chǔ)架構(gòu)的示例應(yīng)用程序。 由于在任務(wù)中可以應(yīng)用額外的內(nèi)核，DPAA可以完成準(zhǔn)線性擴(kuò)展。

　　P1023/1017產(chǎn)品特性

　　● 運(yùn)行頻率達(dá)800 MHz的雙(P1023)/單(P1017)e500 Power Architecture內(nèi)核;

　　● DDR3/3L 存儲(chǔ)控制器;

　　● 開放的PIC中斷控制器;

　　● 高速互連包括支持從NAND Flash存儲(chǔ)器啟動(dòng)的16位增強(qiáng)型本地總線，通過ULPI USB 2.0控制器實(shí)現(xiàn)的主機(jī)/器件支持，支持從SPI串行Flash存儲(chǔ)器啟動(dòng)的SPI控制器，以及PCI Express ;

　　● 數(shù)據(jù)路徑加速度架構(gòu);

　　● 用于低功率實(shí)施的45nm SOI 處理技術(shù);

　　● Sub-5W 電源;

　　● 457引腳WB TePBGA 1， 19mm x 19mm封裝 。