多通道實時CAN模擬器設計方案

　　2.1 系統(tǒng)方案設計

　　根據通用計算機的總線分類，可采用基于ISA總線對多通道實時CAN總線模擬器進行研制，根據CAN總線通信原理可以提出以下兩種設計方案：

　　(1)ISA總線+CAN通信控制器;

　　(2)ISA總線+微處理器+CAN通信控制器。這兩種設計方案的不同點在于是否采用處理器來加強控制。

　　由于CAN總線通信要求實時性高，再加上多通道的設計滿足實際的需要，故采用單片機來負責CAN總線的通信功能。在這里主要介紹單片機與CAN控制器之間的設計部分，其系統(tǒng)設計框圖如圖1所示。

　　單片機選用DALLAS公司的DS89C430，它是當前8051兼容微控制器中性能最高的。具有重新設計的處理器內核，在相同的晶振頻率下，執(zhí)行指令的速度是最初8051微處理器的12倍。特性：高速8051架構，每個機器周期一個時鐘;片內存儲器16 KB/32 KB/64 KB閃存，在應用可編程，通過串口實現(xiàn)在系統(tǒng)可編程;與8051引腳和指令集兼容;四路雙向、8位I/O端口;三個16位定時器/計數(shù)器;256 B暫存RAM等特點。可根據實際應用的需要選擇其部分功能。隨著可編程邏輯器件的飛速發(fā)展，其應用領域不斷擴大，可用于譯碼、解碼等方面，使用CPLD可以提高系統(tǒng)集成度，降低噪聲，增強系統(tǒng)可靠性。因此，單片機與CAN控制器之間的鎖存、譯碼采用Xilinx公司XC95144CPLD芯片，優(yōu)化了系統(tǒng)資源，降低了其功耗。

　　2.2 系統(tǒng)硬件設計

　　該部分由單片機、CAN控制器、CAN收發(fā)器、SRAM存儲器組成。單片機主要用于系統(tǒng)計算及信息處理等功能;CAN控制器主要用于系統(tǒng)通信;CAN收發(fā)器主要用于增強系統(tǒng)的驅動能力;SRAM主要用于緩存數(shù)據。系統(tǒng)的發(fā)送過程是：單片機將外圍設備傳送過來的信息處理后，按CAN規(guī)范規(guī)定的格式，將其寫入CAN控制器的發(fā)送緩沖區(qū)，并啟動發(fā)送命令，把數(shù)據發(fā)送到CAN總線上;接收過程是：CAN控制器從CAN總線上自動接收數(shù)據，并經過濾后存入CAN接收緩沖區(qū)，且向單片機發(fā)出中斷請求，此時單片機可從CAN接收緩沖區(qū)讀取要接收的數(shù)據。SJA1000提供的微處理器接口方式為典型INTEL或MOTOROLA地址數(shù)據多路復用總線模式。主要信號有地址數(shù)據信號AD7～AD0，地址選通信號ALE，片選信號CS，讀信號RD，寫信號WR，模式選擇信號MODE。當MODE=1時，為INTEL模式;當MODE=0時，為MOTOROLA模式。后面描述的總線模式均為INTEL模式。AD7～AD0引腳在ALE有效時，傳送的是地址信號，在RD或WR有效時，傳輸?shù)氖菙?shù)據信號，在這里分別與單片機的PO口相連，RD，WR信號線分別與單片機的讀/寫信號線相連。具體方案如圖2所示。限于篇幅限制，虛線內給出1路CAN的連接圖，2路CAN有同樣的連接方法。

　　SRAM和CAN控制器的片選信號。由于單片機可以查詢或中斷方式訪問，在此采用中斷方式進行CAN多通道選擇訪問，以滿足不同通信速率下數(shù)據處理的需要。SRAM的地址線與數(shù)據線是分開的，故采用74LS373鎖存器實現(xiàn)鎖存功能?？刹捎肵C95144CPLD芯片以及VHDL硬件描述語言以實現(xiàn)鎖存、譯碼等功能。