基于當(dāng)代DRAM結(jié)構(gòu)的存儲(chǔ)器控制器設(shè)計(jì)
加入技術(shù)交流群
4.1模擬環(huán)境及基準(zhǔn)
Imagine流存儲(chǔ)系統(tǒng)包括2個(gè)地址產(chǎn)生器，4個(gè)交叉存儲(chǔ)體控制器，2個(gè)記錄緩沖按正確順序放置流數(shù)據(jù)在SRF。所有這些單元在同一芯片Imagine處理器核中。地址產(chǎn)生器支持3種地址模式：常量跨步，間接尋址，位翻轉(zhuǎn)。地址產(chǎn)生器可以產(chǎn)生任何長(zhǎng)度的存儲(chǔ)器訪問(wèn)流，只要數(shù)據(jù)適合SRF。對(duì)于跨步訪問(wèn)，地址產(chǎn)生器利用基址、跨步、長(zhǎng)度，連續(xù)的地址依照基地址增加跨步常量。對(duì)于間接尋址，基地址加上來(lái)自SRF的變址計(jì)算地址。實(shí)驗(yàn)運(yùn)行在一組微基準(zhǔn)上，如表1。本文引用地址：http://butianyuan.cn/article/163365.htm
表1. 基準(zhǔn)
4.2性能表現(xiàn)分析
存儲(chǔ)器控制器以執(zhí)行沒(méi)有重排序作為性能比較的基礎(chǔ)。即控制器使用按序策略：列存取只執(zhí)行最早掛起的訪問(wèn)。如圖2黑色的條狀代表按序策略性能。unit load取得DRAM峰值帶寬(2GB/s)的97%，3%的開(kāi)銷是有時(shí)預(yù)充電/激活延遲；unit load到unit持續(xù)帶寬14%的下降是因?yàn)樽x和寫交叉，讀訪問(wèn)和寫訪問(wèn)轉(zhuǎn)換需要1周期的數(shù)據(jù)引腳高阻態(tài)；unit conflict由于體內(nèi)行來(lái)回交換使得帶寬下降到峰值得51%；random只有unit load 的15%帶寬，因?yàn)榇嫒∫粋€(gè)字需要7 DRAM周期。
4.3.1 簡(jiǎn)單調(diào)度
簡(jiǎn)單的First-ready存取調(diào)度策略平均提高25%性能。First-ready調(diào)度采用ordered優(yōu)先，如表1，來(lái)決定所有的調(diào)度。First-ready調(diào)度者考慮所有的掛起訪問(wèn)并且為不違反時(shí)序和資源限制的最早掛起的訪問(wèn)調(diào)度1個(gè)DRAM操作。這個(gè)調(diào)度算法最明顯的好處就是當(dāng)?shù)却秊榱俗钤鐠炱鹪L問(wèn)的預(yù)充電或者激活操作時(shí)，可以同時(shí)對(duì)其他體進(jìn)行存取，DRAM內(nèi)部多體并行。
圖2. 按序和first-ready存取調(diào)度下的存儲(chǔ)器帶寬
圖2，first-ready調(diào)度算法比按序在微基準(zhǔn)最多增加性能79%。unit load提高較??；Random提高125%，因?yàn)樗麄兡軌蝻@著提高每次行激活列存取的數(shù)量。
4.3.2 復(fù)雜調(diào)度
更加具有挑戰(zhàn)性的調(diào)度算法能夠進(jìn)一步提高性能，這部分將研究4種調(diào)度算法進(jìn)一步提高存儲(chǔ)器帶寬。如圖3，包含random的基準(zhǔn)偏向關(guān)預(yù)充電策略，這種策略只要激活行沒(méi)有掛起訪問(wèn)就進(jìn)行體預(yù)充電。對(duì)于大部分其他基準(zhǔn)，開(kāi)和關(guān)預(yù)充電策略相差甚微。除了Unit load用col/closed算法表現(xiàn)差，其他基準(zhǔn)都有較大性能提高。
圖3.各種存取調(diào)度算法情況下的存儲(chǔ)器帶寬
5、結(jié)論
本文創(chuàng)新點(diǎn)：存儲(chǔ)器存取調(diào)度大大地增加了DRAM存取帶寬的利用，緩沖存儲(chǔ)器訪問(wèn)命令，按照某個(gè)順序選擇執(zhí)行，既有體間并行又最大化利用每個(gè)行命令的列存取數(shù)量，使得系統(tǒng)性能提高。在大部分基準(zhǔn)下，關(guān)閉頁(yè)調(diào)度策略是有利的。這部分地因?yàn)镈RAM有合并最后列存取請(qǐng)求的體預(yù)充電的能力。調(diào)度算法是否行優(yōu)先或者列優(yōu)先在性能上差異較小。最后，調(diào)度讀優(yōu)先于寫可提高性能。存儲(chǔ)器存取調(diào)度是最大利用日益寶貴的存儲(chǔ)器帶寬資源的重要技術(shù)。
評(píng)論