新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的多功能頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的多功能頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2013-03-05 來(lái)源:網(wǎng)絡(luò) 收藏

頻率是電信號(hào)中重要的物理量,在電子、通信系統(tǒng)中,信號(hào)的頻率穩(wěn)定度決定了整個(gè)系統(tǒng)的性能,準(zhǔn)確測(cè)量信號(hào)的頻率是系統(tǒng)設(shè)計(jì)的重要內(nèi)容。

本文引用地址:http://www.butianyuan.cn/article/189672.htm

單片機(jī)廣泛地應(yīng)用于電子系統(tǒng)設(shè)計(jì),其性價(jià)比高,大量的外圍接口電路,使基于單片機(jī)的電子系統(tǒng)設(shè)計(jì)方便,周期縮短。然而,單片機(jī)的串行工作特點(diǎn)決定了它的低速性和程序跑飛,另外還存在抗干擾能力不強(qiáng)等缺點(diǎn)。EDA(Electronic Design Automation)技術(shù)以計(jì)算機(jī)為工具,在Quartus II軟件平臺(tái)上,對(duì)以硬件描述語(yǔ)言Verilog HDL/VHDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件,自動(dòng)地完成邏輯編譯、化簡(jiǎn)、綜合及優(yōu)化、邏輯仿真,直至對(duì)特定目標(biāo)芯片的適配、編譯、邏輯映射和編程下載等工作,是純硬件結(jié)構(gòu),具有較強(qiáng)的抗干擾能力。

文中在芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語(yǔ)言進(jìn)行編程,設(shè)計(jì)了以MC8051 IPCore為核心的控制模塊、計(jì)數(shù)模塊、鎖存模塊和LCD顯示模塊等模塊電路,采用等精度測(cè)量法,實(shí)現(xiàn)了頻率的自動(dòng)測(cè)量,測(cè)量范圍為0.1 Hz~50 MHz,測(cè)量誤差小于0.01%。

1 8051IP(Intelligent Property)軟核

8051單片機(jī)是以由VQM原碼(Verilog Quartus Mapping File)表達(dá)的,在QuartusII環(huán)境下能與VHDL、Verilog HDL等其他硬件描述語(yǔ)言混合編譯綜合,并在單片中實(shí)現(xiàn)全部硬件系統(tǒng)。

MC8051單片機(jī)核含有8位復(fù)雜指令CPU,存儲(chǔ)器采用哈佛結(jié)構(gòu),其結(jié)構(gòu)框圖如圖1所示。

8051內(nèi)部結(jié)構(gòu)

MC8051的指令系統(tǒng)與8051/2、8031/2等完全兼容,硬件部分也基本相同,例如可接64KB外部存儲(chǔ)器,可接256字節(jié)內(nèi)部數(shù)據(jù)RAM,含兩個(gè)16位定時(shí)/計(jì)數(shù)器,全雙工串口,含節(jié)省功耗工作模式,中斷響應(yīng)結(jié)構(gòu)等。不同之處主要有:

1)MC8051是以網(wǎng)表文件的方式存在的,只有通過(guò)編譯綜合,并載入FPGA中才以硬件的方式工作,而普通8051總是以硬件方式存在的;

2)MC8051無(wú)內(nèi)部ROM和RAM,所有程序ROM和內(nèi)部RAM都必須外接。

3)以軟核方式存在能進(jìn)行硬件修改和編輯;能對(duì)其進(jìn)行仿真和嵌入式邏輯分析儀實(shí)現(xiàn)實(shí)時(shí)時(shí)序測(cè)試;能根據(jù)設(shè)計(jì)者的意愿將CPU、RAM、ROM、硬件功能模塊和接口模塊等實(shí)現(xiàn)于同一片F(xiàn)PGA中(即SOC)。

4)與普通8051不同,MC8051的4個(gè)I/O口是分開(kāi)的。

MC8051核在接上了ROM和RAM后就成為一個(gè)完整的8051或8052單片機(jī)了,MC8051核實(shí)用系統(tǒng)的最基本構(gòu)建頂層原理圖如圖2所示,主要由4個(gè)部件構(gòu)成。

8051 IP Core 及外圍結(jié)構(gòu)框圖

1)MC8051核。CPU_Core即MC8051單片機(jī)核如圖3所示,由VQM原碼表述:CPU_Core.vqm,可以直接凋用。該元件可以與其他不同語(yǔ)言表述的元件一同綜合與編譯。

8051頂層結(jié)構(gòu)

2)嵌入式鎖相環(huán)PLL50。其輸入頻率設(shè)置為50 MHz,MC8051能接受的工作時(shí)鐘頻率上限取決于FPCA的速度級(jí)別。

3)程序ROM,LPM_ROM。采用ROM容量的大小也取決于FPGA所含的嵌入RAM的大小。設(shè)置的ROM容量是4k字節(jié)。此ROM可以加載HEX格式文件作為單片機(jī)的程序代碼。HEX程序代碼可以直接使用普通8051單片機(jī)程序編譯器生成。

4)數(shù)據(jù)RAM,LPM_RAM。本系統(tǒng)設(shè)置的LPM_RAM容量是256字節(jié)。高128字節(jié)須用間接尋址方式訪問(wèn)。

fpga相關(guān)文章:fpga是什么


塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理

上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: FPGA 多功能 頻率計(jì)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉