基于EDMA的FPGA與DSP圖像傳輸?shù)脑O(shè)計與實現(xiàn)

摘要 設(shè)計了在FPGA與DSP之間進(jìn)行圖像數(shù)據(jù)傳輸?shù)挠布Y(jié)構(gòu)，介紹了EDMA的工作原理、傳輸參數(shù)配置和EDMA的傳輸流程。在開發(fā)的實驗平臺上實現(xiàn)了這一傳輸過程。借助TI公司的DSP調(diào)試平臺CCS把接收到的圖像數(shù)據(jù)恢復(fù)成圖像，驗證了傳輸過程的正確性和穩(wěn)定性。
關(guān)鍵詞 FPGA；DSP；EDMA；圖像傳輸

數(shù)字信號處理器(DSP)是采用數(shù)字計算方法對信號進(jìn)行處理的專用芯片。由于其性能穩(wěn)定，可大規(guī)模集成，編程性高和易實現(xiàn)等優(yōu)點，被廣泛應(yīng)用。其中，以圖像處理與DSP技術(shù)結(jié)合較為普遍，因為圖像所包含的信息數(shù)據(jù)量大，而DSP的處理速度快，易于實現(xiàn)大量數(shù)據(jù)高速傳輸?shù)奶攸c能夠滿足這一要求。
目前，圖像處理技術(shù)已在通信、信息、電子、航天及軍事等領(lǐng)域得到廣泛應(yīng)用。與圖像處理有關(guān)的系統(tǒng)設(shè)計中，FPGA加DSP構(gòu)架是普遍的使用方法。為充分利用DSP的性能，需要在FPGA中對圖像進(jìn)行相應(yīng)的預(yù)處理，再把圖像數(shù)據(jù)傳輸給DSP進(jìn)行處理。所以FPGA與DSP之間的數(shù)據(jù)傳輸技術(shù)變得不可或缺。
圖像數(shù)據(jù)傳輸?shù)乃俣扰c穩(wěn)定性對整個系統(tǒng)的性能具有很大的影響。本文介紹了一種基于EDMA的高速穩(wěn)定的數(shù)據(jù)傳輸方法，并在TI的DSP開發(fā)平臺CCS下，對該方法的性能進(jìn)行了測試。

1 方案設(shè)計
文中圖像傳輸硬件系統(tǒng)結(jié)構(gòu)如圖1所示。該系統(tǒng)中采用Ahera公司的Cyclone3系列FPGA：EP3C80F484C6，Analog Device公司的視頻解碼芯片ADV7183，差分輸入14位數(shù)據(jù)的LVDS接口和TI公司的TMS320C6416。該系統(tǒng)既可采集模擬視頻信號，又可采集數(shù)字視頻信號。模擬信號經(jīng)過模數(shù)轉(zhuǎn)換芯片ADV7183后變成數(shù)字信號，數(shù)字信號經(jīng)由LVDS差分接口進(jìn)入FPGA。為調(diào)試方便，模擬圖像與數(shù)字圖像統(tǒng)一使用320×256規(guī)格。DSP以EDMA方式接收，經(jīng)過FPGA預(yù)處理后的圖像數(shù)據(jù)，在CCS平臺下進(jìn)行顯示以驗證傳輸?shù)恼_性。

2 接口電路設(shè)計
DSP以EDMA方式從FPGA中讀取數(shù)據(jù)，需要FPGA在內(nèi)部配置一塊大小適當(dāng)?shù)拇鎯臻g。FPGA作為一個存儲器，通過DSP的外部存儲器接口(EMIF)與DSP相連。硬件連接如圖2所示。

圖2所示為FPGA與DSP的硬件上連接示意圖。實際使用時，并沒有使用上述所有信號線。FPGA使用到的管腳如下：CLK，CE，A[19：0]，D[63：0]和INT。CLK是DSP提供的同步讀寫時鐘，CE是DSP的片選信號，A[19：0]為地址線，D[63：0]地址線。INT為中斷信號。
FPGA與DSP的傳輸機(jī)制：FPGA使用QuartusII開發(fā)平臺往雙口RAM中寫數(shù)，寫滿后用中斷管腳INT來通知DSP讀數(shù)。DSP收到FPGA的中斷信號后，開始讀數(shù)。讀數(shù)期間片選信號CE有效，F(xiàn)PGA把DSP片選信號CE作為雙口RAM的讀使能，在使能期間用DSP提供的時鐘CLK讀取數(shù)據(jù)。
系統(tǒng)中DSP提供給FPGA的時鐘CLK為100MHz。接收模擬圖像時，圖像數(shù)據(jù)為8位，只使用D[7：0]8根數(shù)據(jù)線；接收數(shù)字圖像時，圖像數(shù)據(jù)為14位，使用D[15：0]16根數(shù)據(jù)線，高兩位置0。數(shù)字圖像與模擬圖像均為320×256。