可實(shí)現(xiàn)快速鎖定的FPGA片內(nèi)延時(shí)鎖相環(huán)設(shè)計(jì)

作者：時(shí)間：2010-05-25 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

針對(duì)這一問(wèn)題，采用one-shot延時(shí)計(jì)算機(jī)制，即完成SHIFT階段后首先利用主延時(shí)鏈來(lái)計(jì)算反饋時(shí)OSDLL的特點(diǎn)是復(fù)用傳統(tǒng)DLL的延時(shí)鏈，one-shot譯碼邏輯相對(duì)簡(jiǎn)單，沒(méi)有過(guò)多地增加硬件開銷，同時(shí)保持原DLL架構(gòu)的優(yōu)點(diǎn)，在多頻段都能夠提高鎖定速度，頻率適應(yīng)性強(qiáng)。與傳統(tǒng)DLL的鎖定時(shí)間比較，如圖6所示。圖6中縱坐標(biāo)代表鎖定時(shí)間，橫坐標(biāo)代表仿真頻率，百分?jǐn)?shù)表示鎖定時(shí)間相差的比鐘上升沿和輸入時(shí)鐘上升沿之間的相位差值(假設(shè)有效沿是上升沿)，這個(gè)延時(shí)值以延時(shí)單元的數(shù)目來(lái)表征。將計(jì)算后的結(jié)果作為SYN邏輯中的可逆計(jì)數(shù)器0的初值，如圖2所示，經(jīng)過(guò)譯碼后使得主延時(shí)鏈具有一個(gè)合理的延時(shí)初值。然后DLL進(jìn)入SYN階段，按照上述的過(guò)程進(jìn)行同步調(diào)整。由于大部分的相差在one-shot計(jì)算結(jié)果付給可逆計(jì)數(shù)器時(shí)已經(jīng)消失，DLL只需經(jīng)過(guò)很短的調(diào)整周期即可達(dá)到同步。這種結(jié)構(gòu)的DLL，稱之為OSDLL。

本文引用地址：http://butianyuan.cn/article/191707.htm

本設(shè)計(jì)進(jìn)行one-shot計(jì)算時(shí)復(fù)用主延時(shí)鏈，如圖5為one-shot結(jié)構(gòu)，SHIFT階段完成后在one-shot控制邏輯的控制下首先將圖中的開關(guān)轉(zhuǎn)向1。主延時(shí)鏈取8個(gè)延時(shí)單元為一個(gè)one-shot延時(shí)計(jì)算單元，這樣可以簡(jiǎn)化譯碼電路的規(guī)模，同時(shí)可以計(jì)算出一個(gè)合理的延時(shí)粗略值，達(dá)到硬件增加和功能實(shí)現(xiàn)的折中。one-shot工作時(shí)首先對(duì)主延時(shí)鏈進(jìn)行復(fù)位。然后發(fā)出START信號(hào)，START信號(hào)上升沿同CLKFB同步，STOP信號(hào)上升沿同CLKIN同步，START(上升沿后為恒“1”)信號(hào)送入延時(shí)鏈的輸入端，每個(gè)延時(shí)計(jì)算單元的輸出端作為譯碼器的譯碼輸入，STOP為譯碼器的采樣信號(hào)。由于延時(shí)單元具有一定的延時(shí)值所以，STOP信號(hào)有效時(shí)，譯碼電路將采集到“11110…000”的一串譯碼輸入值。通過(guò)譯碼電路計(jì)算出其中“l(fā)”的個(gè)數(shù)，從而計(jì)算出兩時(shí)鐘沿之間的延時(shí)單元數(shù)目。將計(jì)算好的延時(shí)單元數(shù)目DELAY_NUM送入數(shù)字控制模塊的可逆計(jì)數(shù)器0，如圖2所示。開關(guān)轉(zhuǎn)向0，CLKIN輸入至延時(shí)鏈，啟動(dòng)SYN階段，開始工作。例，可見在各個(gè)頻率段，OSDLL都能夠明顯的降低鎖定時(shí)間。

基于SMIC O．25 μm工藝，設(shè)計(jì)OSDLL測(cè)試芯片。OSDLL的工作頻率在20～200 MHz之間，工作電壓為2．5 V。圖7為版圖，圖8為版圖后仿真結(jié)果。

3 結(jié)束語(yǔ)
介紹了DLL架構(gòu)和工作原理，并基于原DLL結(jié)構(gòu)，加入快速鎖定one-shot模塊。新的DLL結(jié)構(gòu)OSDLL在提高DLL鎖定速度的基礎(chǔ)上，沒(méi)有過(guò)多的增加硬件資源，保持了原DLL的時(shí)鐘綜合能力和抗抖動(dòng)功能。在SMIC 0．25μm工藝下，設(shè)計(jì)完成OSDLL測(cè)試芯片，其工作頻率在20～200 MHz之間，鎖定時(shí)間比傳統(tǒng)架構(gòu)大幅降低。OSDLL架構(gòu)集成于FPGA芯片內(nèi)，可有效地優(yōu)化設(shè)計(jì)時(shí)序，加強(qiáng)系統(tǒng)性能。