芯片采用2.5D先進封裝技術 可望改善成本結構

　　目前在全球半導體產業(yè)領域，有業(yè)界人士認為2.5D先進封裝技術的芯片產品成本，未來可望隨著相關產品量產而愈來愈低，但這樣的假設可能忽略技術本身及制造商營運管理面的諸多問題與困境，可能并非如此容易預測新興封裝技術產品的未來價格走勢。

　　據Semiconductor Engineering網站報導，隨著2.5D先進封裝技術進行測試，來自芯片制造商及設備供應商最普遍的聲音，即認為用來在封裝技術中連結各類晶粒的中介層(interposer)成本太高，或是認為光罩成本高到無法以14納米或16納米制程，開發(fā)復雜的平面式(planar)系統單芯片(SoC);或是認為矽絕緣層金氧半電晶體元件(FD-SOI)比28納米空白矽晶圓(Bulk Silicon)還貴等。

　　但上述觀念可能有些誤導，即使更復雜的SoC有一定程度增加生產成本，但實際上也有部分節(jié)省成本之處，有些甚至還可以大幅節(jié)省成本開支。隨著第二代高頻寬存儲器(HBM2)的推出，其不論價格、效能及功率均低于DRAM，外觀尺寸同樣明顯較小。

　　對此，SK海力士(SK Hynix)技術行銷資深經理Kevin Tran指出，4顆芯片堆疊、采2.5D封裝技術的HBM2存儲器大致相當于DDR4顆粒，更重要的是增加了頻寬、外型尺寸更小、更省電且延遲時間更低等 優(yōu)勢。因此隨著這類新興存儲器量產，可望見到類似過去DRAM般的市場價格下滑趨勢。

　　不過，是否HBM存儲器在未來真的可望見到價格下滑趨勢，可能仍有些值得探究之處。首先，當前已較難將不同的存儲器技術拿來做規(guī)格類比，在HBM存儲器技術可能采用不同架構設計等情況下，實在已無法如此輕易就將不同存儲器技術規(guī)格拿來比較。

　　其次，成本變化的課題也并非如此單純，因這不單只有存儲器或中介層的成本，更重要的是要看各家芯片制造商如何將生產成本配置于公司旗下不同部門。如今芯片制 造商已較少投入經費在了解應如何調整更多基本業(yè)務流程，而是更專注于讓工程師在整個設計流程中，也具備諸如軟體、前后端硬體等的技術知識。

　　因此從業(yè)界2.5D及扇出型(fan-outs)封裝技術導入來看，體積較小的芯片顯然有著較佳的良率，即使組合起來的成本較高，所以這也是為何賽靈思(Xilinx)及Altera開始開發(fā)2.5D芯片的理由。

　　如果在調整功耗及散熱問題等設計面向上，能夠花費更少成本開支，則用于設計、開發(fā)及制造這類2.5D芯片的整體投入成本，應可望持續(xù)下降。

　　但即使過去幾年全球半導體產業(yè)持續(xù)進行整并，這樣的整合趨勢也無助于上述2.5D封裝技術芯片開發(fā)整體成本的下降，因實際上若要整合技術及工程資源實已有不小難度，要將各業(yè)務端做整合更是困難重重。

　　因往往在大型系統業(yè)者內部，業(yè)務流程比正在開發(fā)的產品還要復雜，調整的速度往往也比技術端來得慢上許多。因此若能就這塊領域進行改善，或許較有助真正改善成本支出規(guī)模與結構。