繼續(xù)縮小or改變封裝 誰(shuí)是芯片未來(lái)的“康莊大道”？

　　封裝策略

　　“隨著產(chǎn)品一代代演進(jìn)，我們的第一代方法逐漸成為常態(tài)，”ASE的高級(jí)工程總監(jiān)Ou Li如是說(shuō)，“隨著先進(jìn)產(chǎn)品的發(fā)展，我們可以把所學(xué)到的東西用于其他產(chǎn)品，希望利用學(xué)習(xí)曲線、機(jī)器學(xué)習(xí)及產(chǎn)能，我們能夠容納其余的這些產(chǎn)品。因此，最先進(jìn)的產(chǎn)品得到了產(chǎn)量和業(yè)務(wù)規(guī)模的支持。對(duì)于規(guī)模更小、更分散的市場(chǎng)來(lái)說(shuō)，這些情況可能不會(huì)出現(xiàn)。但是對(duì)于產(chǎn)品需求來(lái)說(shuō)則正好相反，這是因?yàn)槲覀円呀?jīng)從其他產(chǎn)品中認(rèn)識(shí)到了這一點(diǎn)?！?/p>

　　盡管如此，市場(chǎng)分化仍然有影響。隨著由軟件所定義的設(shè)計(jì)越來(lái)越多(而不是利用通用硬件平臺(tái)將差異化編碼到軟件中)，每個(gè)設(shè)計(jì)都變得與眾不同，并且終端客戶的要求也更為嚴(yán)格。

　　“每個(gè)不同類別的產(chǎn)品都面臨不同的挑戰(zhàn)，”李說(shuō)，“但對(duì)于系統(tǒng)級(jí)芯片封裝SiP來(lái)說(shuō)，我們必須嚴(yán)格滿足客戶需求。這是所有先進(jìn)封裝的趨勢(shì)。

　　下一步是開(kāi)始構(gòu)建平臺(tái)，以便更快速地交換系統(tǒng)組件，并利用封裝增加所謂的“大規(guī)模定制(Mass Customization，MC)”方法。

　　STATS ChipPAC的全球產(chǎn)品營(yíng)銷副總裁Scott Sikorski表示：“真正的機(jī)會(huì)是將所有功能集成到一個(gè)平臺(tái)上。這將推動(dòng)下一個(gè)階段的增長(zhǎng)。eWLB(嵌入式晶圓級(jí)球柵陣列)這種扇出型封裝可用于構(gòu)建那些已經(jīng)以不同方式構(gòu)建的芯片?！?/p>

　　企業(yè)采用這種封裝方案的速度還有待觀察。在過(guò)去的18個(gè)月里，人們對(duì)于fan-out的需求一直很高，但開(kāi)發(fā)這類設(shè)備的能力有限。不過(guò)，最近這一情況發(fā)生了變化，因?yàn)榉鉁y(cè)代工廠OSAT提升了他們的產(chǎn)能。

　　Sikorski說(shuō)：“現(xiàn)在更多OSAT企業(yè)具有了開(kāi)發(fā)大量設(shè)備的能力，不久將有更多設(shè)備投入市場(chǎng)?！盨ikorski指出，封裝作為一個(gè)集成平臺(tái)也開(kāi)始受到關(guān)注?！坝捎谀阋呀?jīng)擁有所有的基礎(chǔ)模塊，因此集成平臺(tái)是一種非常低成本的方法。最初，我們認(rèn)為這將是一種PoP(Package on Package)封裝形式，在芯片周圍存在一個(gè)通孔結(jié)構(gòu)。但是當(dāng)時(shí)我們認(rèn)為，供應(yīng)鏈還沒(méi)有準(zhǔn)備好。”

　　學(xué)習(xí)曲線

　　過(guò)去幾年的一大進(jìn)步來(lái)自于在各種市場(chǎng)上使用先進(jìn)封裝的經(jīng)驗(yàn)。

　　“做封裝、測(cè)試和DFT的人現(xiàn)在成為了搖滾明星，”eSilicon營(yíng)銷副總裁Mike Gianfagna說(shuō)：“甚至封裝的復(fù)雜性也在增長(zhǎng)。使用2.5D封裝技術(shù)，必須考慮硅襯底、熱量和機(jī)械應(yīng)力以及更多的分析。因此，封裝和DFT團(tuán)隊(duì)進(jìn)入開(kāi)發(fā)過(guò)程的時(shí)間更早一起，DFT甚至可以影響整個(gè)時(shí)間表。”

　　我們的目標(biāo)是在設(shè)計(jì)過(guò)程中增加更多的可預(yù)測(cè)性，而這需要時(shí)間。不過(guò)，企業(yè)高管和分析師認(rèn)為可預(yù)測(cè)性正在改善。

　　“這仍然不是常規(guī)的，因?yàn)槿魏涡录夹g(shù)或技術(shù)節(jié)點(diǎn)都有學(xué)習(xí)曲線，”Gianfagna如是說(shuō)，“幾乎在每一塊芯片上，我們都在首次嘗試某些新技術(shù)。但是，在識(shí)別問(wèn)題，了解芯片、內(nèi)存、高性能I/O和基板之間的相互作用等方面，我們正在爭(zhēng)取做得更好?！?/p>

　　Cadence的engineering group director Brandon Wang說(shuō)，所有主要的網(wǎng)絡(luò)公司現(xiàn)在都在采用2.5D設(shè)計(jì)?！懊髂陮?huì)推出新產(chǎn)品，”Wang說(shuō)?！澳銓⒃谄渌酒庋b中看到更多的傳感器，特別是MEMS芯片。盡管如此，這些設(shè)計(jì)的性質(zhì)是截然不同的。直到最近，許多設(shè)計(jì)(設(shè)計(jì)被分割 這種表述合理嗎?)都被分割得很細(xì)，因此很難為它們創(chuàng)造出一套方法。但設(shè)計(jì)的方向是確定的，由于傳感器價(jià)格低廉，因此它們將成為更標(biāo)準(zhǔn)的設(shè)計(jì)單元。這更像是一種平臺(tái)化的方法，利用該方法你可以很快地獲得所需要的東西?！?/p>

　　要實(shí)現(xiàn)這一點(diǎn)，需要多個(gè)die的協(xié)同設(shè)計(jì)，其中傳感器參數(shù)與其余電子元件需同時(shí)進(jìn)行調(diào)整。

　　“傳感器將無(wú)處不在，必須對(duì)它們進(jìn)行協(xié)同優(yōu)化，”Wang說(shuō)，“傳感器將變得更加以電氣為中心。電子設(shè)計(jì)師仍然專注于終端設(shè)備的產(chǎn)量，而平臺(tái)將使他們能夠?qū)Ｗ⒂陔姎庑阅懿⑴c傳感器平臺(tái)溝通。每個(gè)系統(tǒng)都將擁有傳感器，但你可以設(shè)計(jì)一個(gè)針對(duì)特定情況進(jìn)行優(yōu)化的傳感器集線器(sensor hub)。這樣，如果你將5個(gè)傳感器集成為一個(gè)傳感器集線器，其價(jià)格不是單個(gè)傳感器的5倍，也許只有1.3倍。而且，它是一個(gè)標(biāo)準(zhǔn)的傳感器或傳感器集線器，所以你知道它的工作方式?！?/p>

　　對(duì)平臺(tái)上的關(guān)注是這一戰(zhàn)略的關(guān)鍵。這樣可以更容易地將異構(gòu)性添加到具有更強(qiáng)可預(yù)測(cè)性結(jié)果的設(shè)計(jì)中。但平臺(tái)也可以大大降低設(shè)計(jì)成本，因?yàn)樗鼈兙哂薪?jīng)濟(jì)上的規(guī)模效應(yīng)，從而更具有競(jìng)爭(zhēng)力。

　　ARM市場(chǎng)開(kāi)發(fā)高級(jí)總監(jiān)Bill Neifert表示：“客戶正在尋求更多來(lái)自我們的指導(dǎo)和設(shè)計(jì)建議。去年我們提出了設(shè)計(jì)指導(dǎo)，但不僅僅是關(guān)于處理器的，還關(guān)乎性能和功耗。 我們還有一個(gè)預(yù)先構(gòu)建的軟件平臺(tái)來(lái)幫助他們克服傳統(tǒng)的障礙?！?/p>

　　其中一個(gè)問(wèn)題是，不再有一個(gè)最優(yōu)方法來(lái)完成某些工作。過(guò)去，工藝是由工藝過(guò)程的節(jié)點(diǎn)來(lái)度量的，對(duì)異構(gòu)性的強(qiáng)調(diào)大幅度增加了可能的選擇數(shù)目。并非所有功能都必須集成到單個(gè)die中，即使在同一工藝節(jié)點(diǎn)上，許多時(shí)候從一個(gè)代工廠到下一個(gè)代工廠，IP都會(huì)發(fā)生顯著變化。

　　“現(xiàn)在我們正在與主要合作伙伴一起參與到設(shè)計(jì)的各個(gè)方面?！盢eifert說(shuō)：“甚至包括早期RTL電路的設(shè)計(jì)，盡管更典型的情況是，RTL電路設(shè)計(jì)是在IP級(jí)而非子系統(tǒng)級(jí)上完成的?，F(xiàn)在它包括從安全要求到安保的一切相關(guān)環(huán)節(jié)。我們?cè)噲D找出其中的薄弱環(huán)節(jié)，這樣，當(dāng)我們把所有環(huán)節(jié)集成到一起之后，就沒(méi)有潛在問(wèn)題了?！?/p>

　　上述情形僅僅是一個(gè)開(kāi)始。EDA設(shè)計(jì)工具和流程的推出將在這些設(shè)備(前面幾段沒(méi)有設(shè)備相關(guān)的內(nèi)容，指代不明，譯成芯片?半導(dǎo)體設(shè)備?)中增加一個(gè)全新的控制級(jí)別。

　　“你將看到擁有更高精度、更小特征尺寸(的芯片)，并且我們將開(kāi)始以3D方式進(jìn)行設(shè)計(jì)?！盡entor的Felton說(shuō)：“你將能夠?yàn)榛濉僭O(shè)’情況構(gòu)建藍(lán)圖，擁有包含熱驗(yàn)證的芯片級(jí)模型。”

　　(學(xué)習(xí)曲線的)目標(biāo)是對(duì)不同的封裝方案進(jìn)行早期分析，這對(duì)選擇基板、封裝類型、IP以及芯片內(nèi)部和芯片間的互連方式顯得尤其重要。

　　“用戶類型是各不相同的，” Felton說(shuō)，“有的IC設(shè)計(jì)師和架構(gòu)師提出諸如堆疊die或PoP封裝類型，并將它們交給另一個(gè)團(tuán)隊(duì)進(jìn)行封裝設(shè)計(jì)。這需要專門(mén)的解決方案和流程。 使之從機(jī)械實(shí)現(xiàn)遷移到EDA設(shè)計(jì)工具上?！?/p>

　　結(jié)論

　　摩爾定律歷經(jīng)52年，單個(gè)die上的芯片設(shè)計(jì)和制造已經(jīng)可以非常容易地預(yù)測(cè)到了。整個(gè)生態(tài)系統(tǒng)也都已經(jīng)到位，它就像一臺(tái)精密調(diào)諧的機(jī)器。先進(jìn)封裝需要時(shí)間才能達(dá)到同等水平的可預(yù)測(cè)性，但是現(xiàn)在有了足夠多的系統(tǒng)解決方案，而且有很多成功的封裝案例，先進(jìn)封裝不再是一種巨大的賭博。隨著更多工具和可預(yù)測(cè)性被創(chuàng)造出來(lái)，它們的價(jià)格也將繼續(xù)下降，從而進(jìn)一步支持fan-out和2.5D技術(shù)的實(shí)現(xiàn)。

　　大多數(shù)業(yè)內(nèi)人士認(rèn)為，少數(shù)幾家公司將繼續(xù)在最先進(jìn)節(jié)點(diǎn)上縮減邏輯(尺寸)，但越來(lái)越多的公司在將圍繞該邏輯的封裝中加入更多元素。未來(lái)是異構(gòu)的，最簡(jiǎn)單的方法將是在一個(gè)封裝中(而非在單個(gè)die上)將這些元素集成起來(lái)。