新聞中心

EEPW首頁 > 模擬技術(shù) > 業(yè)界動態(tài) > ANSYS獲臺積電SoIC先進3D晶片堆疊技術(shù)認證

ANSYS獲臺積電SoIC先進3D晶片堆疊技術(shù)認證

作者: 時間:2019-04-26 來源:CTIMES/SmartAuto 收藏

針對 (TSMC) 創(chuàng)新系統(tǒng)整合晶片 (TSMC-) 先進3D晶片堆疊技術(shù)開發(fā)的解決方案已獲認證。是一種運用Through Silicon Via (TSV) 和chip-on-wafer接合制程,針對多晶粒堆疊系統(tǒng)層級整合的先進互連技術(shù),對高度復雜、要求嚴苛的云端和資料中心應(yīng)用而言,能提供更高的電源效率和效能。

本文引用地址:http://www.butianyuan.cn/article/201904/399932.htm

多物理場 (multiphysics)解決方案支援萃?。╡xtraction)多晶粒共同模擬 (co-simulation) 和共同分析 (co-analysis)、電源和訊號完整性分析、電源和訊號電子遷移(electromigration;EM)分析以及熱和熱應(yīng)力分析。

除SoIC認證外,也驗證了運用 RedHawk、ANSYS RedHawk-CTA、ANSYS CMA、和ANSYS CSM的最新Chip-on-Wafer-on-Substrate (CoWoS) 封裝技術(shù)叁考流程,以及對應(yīng)的系統(tǒng)層級分析晶片模型。

臺積電設(shè)計基礎(chǔ)架構(gòu)行銷事業(yè)部資深協(xié)理Suk Lee表示:「我們對與ANSYS合作推出TSMC-SoIC的成果感到非常滿意。這讓客戶可以滿足云端和資料中心應(yīng)用持續(xù)增長的效能、可靠度和電源需求。本次合作結(jié)合了ANSYS的完整晶片-封裝共同分析(chip-package co-analysis)解決方案及臺積電的SoIC先進制程堆疊技術(shù),來因應(yīng)復雜的3D-IC封裝技術(shù)多物理場挑戰(zhàn)。」

ANSYS總經(jīng)理John Lee表示:「我們的3D-IC解決方案因應(yīng)了復雜的多物理場挑戰(zhàn),滿足嚴苛的電源、效能、散熱和可靠度需求。ANSYS提供完整晶片感知 (chip aware) 系統(tǒng)和系統(tǒng)感知 (system aware) 晶片signoff解決方案,幫助共同客戶更有信心地加速設(shè)計整?!?/p>



關(guān)鍵詞: ANSYS 臺積電 SoIC

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉