打破多項(xiàng)國(guó)產(chǎn)空白 芯華章率先發(fā)布數(shù)字驗(yàn)證調(diào)試系統(tǒng)

2022年5月11日，EDA（集成電路設(shè)計(jì)工具）智能軟件和系統(tǒng)領(lǐng)先企業(yè)芯華章正式發(fā)布基于創(chuàng)新架構(gòu)的數(shù)字驗(yàn)證調(diào)試系統(tǒng)——昭曉Fusion DebugTM 。該系統(tǒng)基于芯華章自主開(kāi)發(fā)的調(diào)試數(shù)據(jù)庫(kù)和開(kāi)放接口，可兼容產(chǎn)業(yè)現(xiàn)有解決方案，提供完善的生態(tài)支持，并具備易用性、高性能等特點(diǎn)，能夠幫助工程師簡(jiǎn)化困難的調(diào)試任務(wù)，有效解決難度不斷上升的設(shè)計(jì)和驗(yàn)證挑戰(zhàn)。

在芯華章研討會(huì)暨產(chǎn)品發(fā)布會(huì)上，芯華章科技軟件研發(fā)總監(jiān)黃世杰詳細(xì)介紹了昭曉Fusion DebugTM產(chǎn)品的完整解決方案，并且用實(shí)際項(xiàng)目演示了工具的典型應(yīng)用場(chǎng)景。合肥市微電子研究院院長(zhǎng)陳軍寧、電子科技大學(xué)電子科學(xué)與工程學(xué)院副教授黃樂(lè)天、中興微電子有線系統(tǒng)部部長(zhǎng)賀志強(qiáng)、平頭哥上海半導(dǎo)體技術(shù)IP驗(yàn)證及軟硬協(xié)同驗(yàn)證負(fù)責(zé)人張?zhí)旆拧㈧菰萍假Y深架構(gòu)師鮑敏祺等行業(yè)專(zhuān)家與學(xué)者也受邀出席，共話半導(dǎo)體產(chǎn)業(yè)發(fā)展及驗(yàn)證EDA技術(shù)趨勢(shì)。

談及前端驗(yàn)證面臨的挑戰(zhàn)時(shí)，燧原科技資深架構(gòu)師鮑敏祺表示：
“一方面芯片驗(yàn)證場(chǎng)景日益復(fù)雜，從單純的功能驗(yàn)證到今天面對(duì)整個(gè)系統(tǒng)級(jí)、場(chǎng)景級(jí)的驗(yàn)證；另一方面，面對(duì)激烈的市場(chǎng)競(jìng)爭(zhēng)，芯片集成規(guī)模不斷擴(kuò)大，研發(fā)周期卻不斷縮短，驗(yàn)證的重要性日益突出?！?br/>

據(jù)了解，在典型的SoC芯片研發(fā)項(xiàng)目中，工程師通常需要花費(fèi)四成左右的時(shí)間進(jìn)行調(diào)試，工程復(fù)雜且費(fèi)時(shí)費(fèi)力。好的調(diào)試系統(tǒng)不僅可以確保項(xiàng)目的成功，更可以有效提高SoC芯片的設(shè)計(jì)和驗(yàn)證效率，降低芯片設(shè)計(jì)成本。

作為國(guó)內(nèi)率先發(fā)布的數(shù)字驗(yàn)證調(diào)試系統(tǒng)，昭曉Fusion DebugTM 的發(fā)布填補(bǔ)了多項(xiàng)國(guó)產(chǎn)技術(shù)空白。相比于國(guó)際主流數(shù)字波形格式，芯華章的昭曉Fusion DebugTM 采用完全自研的高性能數(shù)字波形格式XEDB。該波形格式借助創(chuàng)新的數(shù)據(jù)格式和架構(gòu)，具備高性能、高容量、高波形壓縮比等特點(diǎn)，其提供的高效編碼和壓縮方案，在實(shí)際測(cè)試中可以帶來(lái)比國(guó)際主流數(shù)字波形格式超8倍的壓縮率。與其它商業(yè)波形格式相比，XEDB的讀寫(xiě)速度快至3倍，并支持分布式架構(gòu)，可充分利用多臺(tái)機(jī)器的物理資源來(lái)提升整體系統(tǒng)的性能，實(shí)測(cè)中表現(xiàn)出的波形寫(xiě)入速度可以比單機(jī)模式提高5倍以上，這對(duì)復(fù)雜的軟硬件協(xié)同驗(yàn)證與調(diào)試至關(guān)重要。

在提供完整調(diào)試解決方案的同時(shí)，昭曉Fusion DebugTM由創(chuàng)新的設(shè)計(jì)推理引擎和高性能分析引擎提供動(dòng)力，能夠支持統(tǒng)一且高性能的編譯，快速加載仿真結(jié)果和信號(hào)顯示，輕松進(jìn)行信號(hào)連接跟蹤和根本原因分析。根據(jù)實(shí)際項(xiàng)目數(shù)據(jù)顯示，在完整的設(shè)計(jì)及原理圖模塊化加載中，昭曉Fusion DebugTM 的速度比其他商用EDA工具快至5倍，能滿足大規(guī)模SoC 設(shè)計(jì)調(diào)試的需求，并大大提高了驗(yàn)證效率，從而加速芯片設(shè)計(jì)創(chuàng)新。

Fusion DebugTM GUI界面


除了性能與效率上的突破，芯華章昭曉Fusion DebugTM還針對(duì)行業(yè)實(shí)踐痛點(diǎn)，提供了不同于一般調(diào)試工具的創(chuàng)新解決方案。

平頭哥上海半導(dǎo)體技術(shù)IP驗(yàn)證及軟硬協(xié)同驗(yàn)證負(fù)責(zé)人張?zhí)旆?，在談到一般調(diào)試工具在應(yīng)用中的挑戰(zhàn)時(shí)表示：
“在實(shí)際應(yīng)用中，各個(gè)芯片的產(chǎn)品調(diào)試特征不同，對(duì)調(diào)試會(huì)產(chǎn)生非常多樣化的細(xì)分需求。我們希望能夠在國(guó)產(chǎn)EDA工具里面看到一些開(kāi)放的接口，便于進(jìn)行二次開(kāi)發(fā)?！?/p>

芯華章科技首席市場(chǎng)戰(zhàn)略官謝仲輝表示：
“昭曉Fusion DebugTM提供豐富、可編程的數(shù)據(jù)接口，讓用戶可針對(duì)不同調(diào)試場(chǎng)景進(jìn)行定制化，并能貫通芯華章智V驗(yàn)證平臺(tái)及支持用戶現(xiàn)有的EDA工具，為用戶帶來(lái)更加客戶一體化的調(diào)試解決方案，從而提供更加普惠的生態(tài)支持和用戶體驗(yàn)?！?br/>近年來(lái)，芯片設(shè)計(jì)的規(guī)模越來(lái)越大，摩爾定律逐漸走向極限，芯片驗(yàn)證的難度也隨之提高。在談到下一代設(shè)計(jì)驗(yàn)證工具時(shí)，陳軍寧與黃樂(lè)天均從不同角度指出，下一代EDA工具需要增強(qiáng)工具間的融合以及更智能化，在減少人力投入的同時(shí)，進(jìn)一步充分利用機(jī)器學(xué)習(xí)、云計(jì)算等創(chuàng)新技術(shù)，從而提高芯片驗(yàn)證與設(shè)計(jì)效率。

 
中興微電子有線系統(tǒng)部部長(zhǎng)賀志強(qiáng)也表示：
“國(guó)產(chǎn)EDA公司擁有高技術(shù)起點(diǎn)和貼近本地市場(chǎng)的優(yōu)勢(shì)，能夠基于客戶的痛點(diǎn)進(jìn)行開(kāi)發(fā)，將經(jīng)驗(yàn)與解決方案集成到工具當(dāng)中。作為國(guó)產(chǎn) IC企業(yè)，中興是國(guó)產(chǎn)EDA工具天然的天使用戶，我們會(huì)全力支持國(guó)產(chǎn)EDA的發(fā)展?！?/p>

芯華章科技研發(fā)副總裁林揚(yáng)淳表示：
“昭曉Fusion DebugTM融合了先進(jìn)的機(jī)器學(xué)習(xí)框架，帶來(lái)更高的驗(yàn)證效率和更智能化的操作體驗(yàn)，致力于解決當(dāng)前產(chǎn)業(yè)調(diào)試方案缺乏創(chuàng)新、數(shù)據(jù)庫(kù)碎片化以及性能局限等多重挑戰(zhàn)，讓芯片設(shè)計(jì)更簡(jiǎn)單、更高效?！?br/>