新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > 日月光推出業(yè)界首創(chuàng)FOCoS扇出型封裝技術(shù)

日月光推出業(yè)界首創(chuàng)FOCoS扇出型封裝技術(shù)

作者: 時(shí)間:2022-11-06 來源:全球半導(dǎo)體觀察 收藏

11月4日,半導(dǎo)體宣布,先進(jìn)封裝VIPack平臺(tái)推出業(yè)界首創(chuàng)的(Fan Out Chip on Substrate),主要分為Chip First(-CF))以及Chip Last(-CL)兩種解決方案,可以更有效提升高性能計(jì)算的性能。

本文引用地址:http://butianyuan.cn/article/202211/440084.htm

表示,隨著芯片互連的高密度、高速和低延遲需求不斷增長(zhǎng),F(xiàn)OCoS-CF和FOCoS-CL解決方案是更高層級(jí)的創(chuàng)新封裝技術(shù)。FOCoS-CF和FOCoS-CL方案解決傳統(tǒng)覆晶封裝將系統(tǒng)單芯片(SoC)組裝在基板上的局限性,將兩個(gè)或多個(gè)芯片重組為扇出模組(fan out module),再置于基板上實(shí)現(xiàn)多芯片以及小芯片(Chiplet)的整合。封膠體分隔重布線層(Encapsulant-separated RDL)是一種Chip First技術(shù),有助于解決傳統(tǒng)重組晶圓制程技術(shù)中的芯片放置和設(shè)計(jì)規(guī)則的相關(guān)問題。

據(jù)悉,F(xiàn)OCoS-CF利用封膠體分隔重布線層改善芯片封裝交互作用(Chip Package Interaction , CPI),在RDL制造階段減低芯片應(yīng)力上的風(fēng)險(xiǎn)以及提供更好的高頻信號(hào)完整性。還可改善高階芯片設(shè)計(jì)規(guī)則,通過減少焊墊間距提高到現(xiàn)有10倍的I/O密度,同時(shí)可整合不同節(jié)點(diǎn)和不同晶圓廠的芯片。

數(shù)據(jù)顯示,F(xiàn)OCoS-CL對(duì)于整合高頻寬存儲(chǔ)(High Bandwidth Memory,HBM)特別有效益,這也是極其重要的技術(shù)領(lǐng)域,能夠優(yōu)化功率效率并節(jié)省空間。隨著HPC、服務(wù)和網(wǎng)絡(luò)市場(chǎng)對(duì)HBM 的需求持續(xù)增長(zhǎng),F(xiàn)OCoS-CL提供關(guān)鍵的性能和空間優(yōu)勢(shì)。




評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉