現(xiàn)場(chǎng)可編程門陣列（fpga）文章進(jìn)入現(xiàn)場(chǎng)可編程門陣列（fpga）技術(shù)社區(qū)

HDTV接收機(jī)中Viterbi譯碼器的FPGA實(shí)現(xiàn)

高清晰度數(shù)字電視HDTV技術(shù)是當(dāng)今世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個(gè)國(guó)家的科...
關(guān)鍵字： HDTV FPGA 譯碼器

Altera率先在28nm FPGA上測(cè)試復(fù)數(shù)高性能浮點(diǎn)DSP設(shè)計(jì)

　　Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。　　Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過(guò)規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來(lái)自MathWorks
關(guān)鍵字： Altera FPGA DSP

基于FPGA的短幀Turbo譯碼器的實(shí)現(xiàn)

基于FPGA的短幀Turbo譯碼器的實(shí)現(xiàn),Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問(wèn)題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀Tur
關(guān)鍵字：實(shí)現(xiàn) Turbo FPGA 基于

DSP+FPGA結(jié)構(gòu)在雷達(dá)模擬系統(tǒng)中的應(yīng)用

1 引言隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來(lái)越不能滿足需要，正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面，數(shù)字信號(hào)處理技術(shù)逐漸地發(fā)展
關(guān)鍵字： FPGA DSP 雷達(dá)模擬系統(tǒng)

利用平臺(tái)FPGA器件進(jìn)行多媒體、視頻和圖像應(yīng)用設(shè)計(jì)

當(dāng)今生活的時(shí)代，多媒體通信的出現(xiàn)和流行是大勢(shì)所趨。隨著數(shù)字電視(DTV)、IP視頻傳輸、數(shù)字相機(jī)、無(wú)線視頻、醫(yī)療圖像和視頻監(jiān)控等應(yīng)用的興起，目前提供音頻和數(shù)據(jù)服務(wù)的許多系統(tǒng)都會(huì)隨實(shí)時(shí)視頻技術(shù)的應(yīng)用而有不同程度
關(guān)鍵字： FPGA 器件多媒體視頻

面向FPGA的EDA工具突破復(fù)雜性屏障

FPGA器件不僅提供可與許多ASIC器件媲美的運(yùn)行速度和門電路容量，而且促進(jìn)了EDA工具在該市場(chǎng)中的發(fā)展。要點(diǎn)FPGA 提供單片系統(tǒng)設(shè)計(jì)需要的功能。多數(shù) FPGA 廠商提供自己的開(kāi)發(fā)支持軟件。靈活地以多個(gè)廠商的器件為目標(biāo)的
關(guān)鍵字： FPGA EDA

Altera公開(kāi)下一代20nm產(chǎn)品創(chuàng)新技術(shù)細(xì)節(jié)

不久前，Altera公司公開(kāi)了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，通過(guò)在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開(kāi)發(fā)。日前，Altera公司資深副總裁首席技術(shù)官M(fèi)isha Burich博士專程來(lái)到北京，詳細(xì)介紹了創(chuàng)新技術(shù)的細(xì)節(jié)。
關(guān)鍵字： Altera 20nm FPGA 201210

基于FPGA的雙圖像傳感器設(shè)計(jì)方案

摘要：本文介紹了在Lattice FPGA平臺(tái)上實(shí)現(xiàn)的雙圖像傳感器設(shè)計(jì)方案。該方案通過(guò)處理兩個(gè)圖像傳感器的數(shù)據(jù)來(lái)對(duì)改善最終的圖像數(shù)據(jù)。
關(guān)鍵字： Lattice FPGA 圖像傳感器 201210

FPGA平臺(tái)上的遠(yuǎn)程靜態(tài)應(yīng)變測(cè)量系統(tǒng)設(shè)計(jì)

摘要：設(shè)計(jì)了一種基于FPGA和ARM架構(gòu)的多通道遠(yuǎn)程靜態(tài)應(yīng)變測(cè)量系統(tǒng)。采用FPGA控制多通道模數(shù)轉(zhuǎn)換模塊實(shí)現(xiàn)多路應(yīng)變信號(hào)的采集和數(shù)據(jù)處理，利用ARM和網(wǎng)絡(luò)模塊實(shí)現(xiàn)FPGA的控制及其與遠(yuǎn)程終端之間的以太網(wǎng)通信。系統(tǒng)可通過(guò)遠(yuǎn)程終端控制現(xiàn)場(chǎng)測(cè)量節(jié)點(diǎn)的參數(shù)設(shè)置和32路應(yīng)變信號(hào)的采集、處理和存儲(chǔ)。
關(guān)鍵字： FPGA 測(cè)量系統(tǒng) 以太網(wǎng) 201210

Altera在28-nm FPGA上測(cè)試復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理設(shè)計(jì)

Altera公司 (NASDAQ: ALTR)日前宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。
關(guān)鍵字： Altera FPGA DSP

基于FPGA的高速卷積硬件設(shè)計(jì)及實(shí)現(xiàn)

基于FPGA的高速卷積硬件設(shè)計(jì)及實(shí)現(xiàn),在數(shù)字信號(hào)處理領(lǐng)域，離散時(shí)間系統(tǒng)的輸出響應(yīng)，可以直接由輸入信號(hào)與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛，是工程應(yīng)用的基礎(chǔ)。如果直接在時(shí)域進(jìn)行卷積，卷積過(guò)程中所必須的大量乘法和加
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 硬件高速 FPGA 基于

基于DSP的FPGA衛(wèi)星測(cè)控多波束系統(tǒng)設(shè)計(jì)

基于DSP的FPGA衛(wèi)星測(cè)控多波束系統(tǒng)設(shè)計(jì),一、引言衛(wèi)星測(cè)控多波束系統(tǒng)主要針對(duì)衛(wèi)星信號(hào)實(shí)施測(cè)控，它包括兩個(gè)方面：信號(hào)波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。波達(dá)方向的估計(jì)是對(duì)空間信號(hào)的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號(hào)的參數(shù)如方位角、仰角等。數(shù)字
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 衛(wèi)星 FPGA DSP 基于

針對(duì)FPGA內(nèi)缺陷成團(tuán)的電路可靠性設(shè)計(jì)研究

引言微小衛(wèi)星促進(jìn)了專用集成電路(ASIC—ApplicatiON Spceific Integrated Circuit)在航天領(lǐng)域的應(yīng)用?，F(xiàn)場(chǎng)可編程門陣列(FPGA —Field Programable Gate Array)作為ASIC的特殊實(shí)現(xiàn)形式，是中國(guó)航天目前集成
關(guān)鍵字： FPGA 缺陷電路可靠性設(shè)計(jì)

基于FPGA和DSP技術(shù)某型飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計(jì)

在分析某型飛機(jī)MILSTD1553B數(shù)據(jù)總線系統(tǒng)構(gòu)成的基礎(chǔ)上，結(jié)合其通信協(xié)議與其消息傳輸格式，建立了某型飛機(jī)總線系統(tǒng)通訊層次結(jié)構(gòu)，并運(yùn)用FPGA和DSP技術(shù)設(shè)計(jì)了此型飛機(jī)總線系統(tǒng)通訊軟件。目前，隨著工藝和技術(shù)的進(jìn)步，集
關(guān)鍵字： FPGA DSP 飛機(jī) 總線系統(tǒng)

LabVIEW系統(tǒng)設(shè)計(jì)軟件對(duì)數(shù)字開(kāi)發(fā)的影響

長(zhǎng)期以來(lái)的預(yù)測(cè)趨勢(shì)揭示了整個(gè)系統(tǒng)設(shè)計(jì)流程中的設(shè)計(jì)和測(cè)試趨于統(tǒng)一，這兩個(gè)先前獨(dú)立的功能將被集成在一起。集成功能的明顯優(yōu)勢(shì)在于縮短了投入市場(chǎng)的時(shí)間并獲得更好的整體質(zhì)量，而這些優(yōu)勢(shì)都?xì)w功于在創(chuàng)建設(shè)計(jì)的同時(shí)集成了測(cè)試定義和實(shí)現(xiàn)。在系統(tǒng)設(shè)計(jì)過(guò)程中，從仿真到實(shí)現(xiàn)以及最終系統(tǒng)部署，都可以對(duì)這些早期測(cè)試平臺(tái)進(jìn)行重用。
關(guān)鍵字： NI LabVIEW FPGA

共6399條 200/427 |‹ « 198 199 200 201 202 203 204 205 206 207 » ›|

現(xiàn)場(chǎng)可編程門陣列（fpga）介紹

您好，目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列（fpga）!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門陣列（fpga）的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列（fpga）的朋友們分享。創(chuàng)建詞條