ai soc 文章進(jìn)入ai soc技術(shù)社區(qū)

無(wú)線SoC的信號(hào)完整性分析

廉價(jià)消費(fèi)類(lèi)無(wú)線設(shè)備日益增多的功能要求更高的集成度。大型數(shù)字IP，如微處理器、數(shù)字信號(hào)處理器(DSP)或加密引擎，需要與“電源控制、數(shù)據(jù)轉(zhuǎn)換”等模擬模塊和“LNA、VCO、混頻器”等射頻(RF)模塊整合在一起。前者作為入侵源，會(huì)產(chǎn)生大量干擾噪聲，并散布到整個(gè)系統(tǒng)中，最終降低那些最敏感電路(受害者)的操作性能。
關(guān)鍵字：分析完整性信號(hào) SoC 無(wú)線

WIMAX系統(tǒng)中PCI接口的設(shè)計(jì)與實(shí)現(xiàn)

　　WIMAX是基于IEEE 802.16標(biāo)準(zhǔn)的寬帶無(wú)線接入城域網(wǎng)技術(shù)，根據(jù)IEEE 802. 16標(biāo)準(zhǔn)，用Verilog HDL設(shè)計(jì)了PCI接口電路。　　并在FPGA上實(shí)現(xiàn)了PCI接口的功能，重點(diǎn)描述了狀態(tài)機(jī)控制模塊的設(shè)計(jì)和仿真結(jié)果，使用EDA技術(shù)提高了開(kāi)發(fā)速度，滿足了系統(tǒng)的要求。　　1. 引言　　隨著計(jì)算機(jī)控制技術(shù)在各個(gè)領(lǐng)域的深入應(yīng)用，為計(jì)算機(jī)與被控設(shè)備之間提供方便、實(shí)用通信方法的PCI(Peripheral Component Interconnection)總線
關(guān)鍵字： WiMAX PCI FPGA SOC

意法半導(dǎo)體推出65nm低功耗SPEAr定制芯片

意法半導(dǎo)體（ST）宣布，該公司的SPEAr可配置型系統(tǒng)芯片系列新增加一款生力軍，新款的SPEAr基本型產(chǎn)品采用當(dāng)前最先進(jìn)的65nm低功耗制造工藝，可滿足各種嵌入式應(yīng)用的需求，如入門(mén)級(jí)打印機(jī)、傳真機(jī)、數(shù)碼相框、網(wǎng)絡(luò)電話（VoIP）等設(shè)備。　　ST的SPEAr（Structured Processor Enhanced Architecture，結(jié)構(gòu)化處理器增強(qiáng)型架構(gòu)）不僅能夠降低在開(kāi)放市場(chǎng)銷(xiāo)售的標(biāo)準(zhǔn)產(chǎn)品的制造成本，加快
關(guān)鍵字： ST SPEAr 嵌入式 SoC 芯片

基于MIPS內(nèi)核的HDTV-SoC平臺(tái)總線接口模塊

??????? 在系統(tǒng)級(jí)芯片（SoC）的設(shè)計(jì)當(dāng)中，MIPS的RISC處理器是一種應(yīng)用非常廣泛的嵌入式CPU，它具有高性能、低功耗的特點(diǎn)，可以很方便地集成到一個(gè)完整的片上系統(tǒng)之中，使開(kāi)發(fā)者能夠?qū)Ｗ⒂谟脩鬒P模塊的設(shè)計(jì)。MIPS架構(gòu)的處理器占據(jù)了數(shù)字機(jī)頂盒微處理器和解碼器用CPU架構(gòu)市場(chǎng)領(lǐng)域的領(lǐng)先地位。在MIPS家族的產(chǎn)品當(dāng)中，32位的4KcTM處理器是具有代表性的一款，它采用了MIPS32的CPU架構(gòu)，支持MIPS IITM指令集。在本文
關(guān)鍵字：嵌入式CPU SoC MIPS 總線接口模塊

基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

　　隨著集成電路制造技術(shù)的迅速發(fā)展,SOC設(shè)計(jì)已經(jīng)成為當(dāng)今集成電路設(shè)計(jì)的發(fā)展方向。SO C設(shè)計(jì)的復(fù)雜性對(duì)集成電路設(shè)計(jì)的各個(gè)層次,特別是對(duì)系統(tǒng)級(jí)芯片設(shè)計(jì)層次,帶來(lái)了新挑戰(zhàn)，原有的HDL難以滿足新的設(shè)計(jì)要求。　　硬件設(shè)計(jì)領(lǐng)域有2種主要的設(shè)計(jì)語(yǔ)言：VHDL和Verilog HDL。而兩種語(yǔ)言的標(biāo)準(zhǔn)不統(tǒng)一，導(dǎo)致軟硬件設(shè)計(jì)工程師之間工作交流出現(xiàn)障礙,工作效率較低。因此，集成電路設(shè)計(jì)界一直在尋找一種能同時(shí)實(shí)現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級(jí)設(shè)計(jì)語(yǔ)言。Synopsys公司與Coware公司針對(duì)各方對(duì)系統(tǒng)級(jí)設(shè)計(jì)語(yǔ)言的
關(guān)鍵字： SOC SystemC 集成電路 VHDL Verilog HDL

一種ARM+DSP協(xié)作架構(gòu)的FPGA驗(yàn)證實(shí)現(xiàn)

　　介紹了以ARM+DSP體系結(jié)構(gòu)為基礎(chǔ)的FPGA實(shí)現(xiàn)。在其上驗(yàn)證應(yīng)用算法，實(shí)現(xiàn)了由ARM負(fù)責(zé)對(duì)整個(gè)程序的控制，由DSP負(fù)責(zé)對(duì)整個(gè)程序的計(jì)算，最大程度地同時(shí)發(fā)揮了ARM和DSP的各自優(yōu)勢(shì)。　　ARM通用CPU及其開(kāi)發(fā)平臺(tái)，是近年來(lái)較為流行的開(kāi)發(fā)平臺(tái)之一，而由ARM+DSP的雙核體系結(jié)構(gòu)，更有其獨(dú)特的功能特點(diǎn)：由ARM完成整個(gè)體系的控制和流程操作，由DSP完成具體的算法和計(jì)算處理。這樣，不但可以充分地發(fā)揮ARM方便的控制優(yōu)勢(shì)，同時(shí)又能最大限度地發(fā)揮DSP的計(jì)算功能。這在業(yè)界已逐漸成為一種趨勢(shì)。　　本
關(guān)鍵字： ARM DSP FPGA 軟硬件協(xié)同驗(yàn)證 SoC

嵌入式測(cè)試器實(shí)現(xiàn)SoC中存儲(chǔ)子系統(tǒng)的良品率

系統(tǒng)級(jí)芯片(SoC)中存儲(chǔ)器容量的增加以及嵌入式存儲(chǔ)器支配整個(gè)裸片良品率的事實(shí)，使良品率設(shè)計(jì)(DFY)面臨日...
關(guān)鍵字： SoC 存儲(chǔ) 代碼結(jié)構(gòu) 邏輯密度單元密度

一種基于SoC的高精度電子血壓檢測(cè)儀

　　血壓是人體重要的生理參數(shù)之一，對(duì)其進(jìn)行精確測(cè)量，有利于早期發(fā)現(xiàn)和鑒別高血壓類(lèi)型，提出合理的治療建議。目前，臨床上對(duì)普通病人主要采用無(wú)創(chuàng)檢測(cè)的方法，它大致分為人工柯氏音法和示波法兩類(lèi)。人工柯氏音法雖然比較準(zhǔn)確，但操作困難，受主觀因素影響較大；傳統(tǒng)的示波法雖然操作簡(jiǎn)單，但穩(wěn)定性和個(gè)體適應(yīng)性較差，不利于在臨床應(yīng)用上的普及和推廣。本文在示波法的基礎(chǔ)上，從硬件實(shí)現(xiàn)和軟件設(shè)計(jì)兩個(gè)方面改進(jìn)了原來(lái)的測(cè)量方法，并進(jìn)行了比對(duì)測(cè)試。　　1 硬件設(shè)計(jì) 　　示波法進(jìn)行血壓檢測(cè)的主要過(guò)程是獲取袖帶內(nèi)變化的壓力信號(hào)，分析從中
關(guān)鍵字： SoC 電子血壓檢測(cè)儀示波法形態(tài)濾波人工柯氏音法

浮點(diǎn)DSC使控制系統(tǒng)如虎添翼

　　DSC（Digital signal controller，數(shù)字信號(hào)控制器）是一種面向高端嵌入式系統(tǒng)的最先進(jìn)的單片控制處理器。基于浮點(diǎn)架構(gòu)的DSC具有更快的處理速度，所需的程序儲(chǔ)存容量更少，支持更高級(jí)的有助于節(jié)省功耗的計(jì)算算法，同時(shí)進(jìn)一步擴(kuò)展了系統(tǒng)的性能。浮點(diǎn)編程比定點(diǎn)編程的速度更快，SoC（system-on-a-chip，片上系統(tǒng)）的集成方式能夠有效控制板級(jí)空間、元件數(shù)量和整體系統(tǒng)開(kāi)銷(xiāo)。　　隨著嵌入式系統(tǒng)承擔(dān)的任務(wù)越來(lái)越復(fù)雜，不論是降低功耗還是實(shí)現(xiàn)諸如汽車(chē)導(dǎo)航之類(lèi)的新功能，它們都需要具有更高性
關(guān)鍵字： DSC 數(shù)字信號(hào)控制器浮點(diǎn) SoC 控制系統(tǒng)

ADI擴(kuò)展電能計(jì)量產(chǎn)品定位高級(jí)電能監(jiān)控

　　Analog Devices推出的兩款針對(duì)電能市場(chǎng)中日益復(fù)雜的通信網(wǎng)絡(luò)要求而設(shè)計(jì)的ADE51xx和ADE55xx單芯片計(jì)量器件，擴(kuò)展了其領(lǐng)先市場(chǎng)的電能計(jì)量產(chǎn)品系列。全球來(lái)看，固態(tài)電子式電能表正逐步替代故障率高、容易竊電且不易于支持諸如遠(yuǎn)程抄表和分時(shí)計(jì)費(fèi)等新功能的機(jī)電式電能表。而這些新功能的實(shí)現(xiàn)以及對(duì)計(jì)量網(wǎng)絡(luò)更高的可靠性要求使得其需要更大的存儲(chǔ)器容量，以滿足電能行業(yè)日益增長(zhǎng)的數(shù)據(jù)量要求。ADI公司的新款SoC（片上系統(tǒng)）電能計(jì)量IC集成了62 KB的片內(nèi)閃存和2 KB的RAM（隨機(jī)存取存儲(chǔ)器），與其它同
關(guān)鍵字： SoC ADI 計(jì)量電能存儲(chǔ)器

高性能MIPS32?24K?處理器內(nèi)核助力BroadLight新型GPON家庭網(wǎng)關(guān)SoC

　　為數(shù)字消費(fèi)、家庭網(wǎng)絡(luò)、無(wú)線、通信和商業(yè)應(yīng)用提供業(yè)界標(biāo)準(zhǔn)架構(gòu)、處理器及模擬 IP 的領(lǐng)先廠商 MIPS 科技公司（MIPS Technologies Inc.，納斯達(dá)克交易代碼：MIPS）今天宣布，BroadLight已經(jīng)選擇高性能 MIPS32® 24K® 內(nèi)核作為其新型 GPON 系統(tǒng)級(jí)芯片（SoC）的基礎(chǔ)核心。BroadLight 今天還宣布針對(duì)光纖到戶（fiber-to-the-home，F(xiàn)TTH）應(yīng)用的 BL2348 GPON 家庭網(wǎng)關(guān)（RG）SoC 解決方案已經(jīng)開(kāi)始提供樣品。
關(guān)鍵字： BroadLight SoC MIPS 集成電路 GPON

基于CPLD的USB下載電纜設(shè)計(jì)

　　引言　　隨著片上系統(tǒng)(SoC，System on Chip)時(shí)代的到來(lái)，包括復(fù)雜可編程邏輯器件(CPLD，Complex ProgrammableLogic Devi(e)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)的可編程邏輯器件(具有在系統(tǒng)可再編程的獨(dú)特優(yōu)點(diǎn))，應(yīng)用越來(lái)越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。　　本文研究基于IEEEll49．1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)。針對(duì)Altera公司的FPGA器件Cy-
關(guān)鍵字： CPLD USB FPGA 下載電纜 SoC

CC2431的無(wú)線定位引擎及其應(yīng)用改進(jìn)

　　引言　　CC2431是TI公司推出的帶硬件定位引擎的片上系統(tǒng)(SoC)解決方案，能滿足低功耗ZigBee／IEEE 802.15.4無(wú)線傳感器網(wǎng)絡(luò)的應(yīng)用需要。CC2431定位引擎基于RS-SI(Received Signal Strength Indicator，接收信號(hào)強(qiáng)度指示)技術(shù)，根據(jù)接收信號(hào)強(qiáng)度與已知參考節(jié)點(diǎn)位置準(zhǔn)確計(jì)算出有關(guān)節(jié)點(diǎn)位置，然后將位置信息發(fā)送給接收端。相比于集中型定位系統(tǒng)，RSSI功能降低了網(wǎng)絡(luò)流量與通信延遲，在典型應(yīng)用中可實(shí)現(xiàn)3～5 m定位精度和0.25 m的分辨率。本文在
關(guān)鍵字： SoC RSSI 定位寄存器 TI

SoC功耗設(shè)計(jì)的黃金模型

　　在SoC系統(tǒng)設(shè)計(jì)方面，現(xiàn)在還有一些人們幾乎未涉足的領(lǐng)域，而這些領(lǐng)域?qū)?duì)降低功耗產(chǎn)生最大的推動(dòng)作用。幸運(yùn)的是，人們現(xiàn)在已經(jīng)擁有大量針對(duì)這一領(lǐng)域的設(shè)計(jì)工具。在近日美國(guó)舊金山舉辦的Electronic Summit2008上，Mentor Graphics的ESL-HDL部門(mén)總經(jīng)理Glenn Perry介紹了系統(tǒng)級(jí)設(shè)計(jì)需要考慮的方方面面。　　系統(tǒng)架構(gòu)方面的改進(jìn)將帶來(lái)巨大的好處，不過(guò)在EDA世界，人們只有在設(shè)計(jì)的較晚階段才使用功耗仿真工具，如門(mén)級(jí)和物理實(shí)現(xiàn)級(jí)。那為何不在系統(tǒng)級(jí)進(jìn)行這些工作？原因主要包括：
關(guān)鍵字： SoC 功耗 EDA

系統(tǒng)設(shè)備低功耗設(shè)計(jì)的4個(gè)層次

　　系統(tǒng)級(jí)設(shè)備往往是能耗的最終反映。在考慮功耗降低時(shí)，往往需要從四個(gè)層次來(lái)考慮。在近日舊金山舉行的Electronic Summit2008上，Cadence公司低功耗市場(chǎng)行銷(xiāo)總監(jiān)Mohit Bhatnagar舉例了數(shù)據(jù)中心設(shè)備的低功耗考慮。　　第一是服務(wù)器中心，即綠色電網(wǎng)的問(wèn)題，如果你采用相同的IC、工藝、軟件，你能讓設(shè)計(jì)出的數(shù)據(jù)中心的功耗更低嗎？數(shù)據(jù)分析表明，考察一個(gè)數(shù)據(jù)中心時(shí)，45％的功耗出現(xiàn)在服務(wù)器元件上，諸如存儲(chǔ)器或CPU；另外的45％則是用于冷卻它們。因此，其中90％的功耗是半導(dǎo)體集成電路
關(guān)鍵字：功耗 CPU SoC