首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

FPGA工作原理與簡介

  •   FPGA工作原理與簡介  如前所述,F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的,即解決了定制電路的不足,又克服了原有可編程器件門電路有限的缺點(diǎn)。  由于FPGA需要被反復(fù)燒寫,它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過固定的與非門來完成,而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求,目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu),也有一些軍品和宇航級FPGA采用Flash或者熔絲與反熔
  • 關(guān)鍵字: FPGA  Xilinx  Altera  

常用FPGA/CPLD四種設(shè)計(jì)技巧

  • 常用FPGA/CPLD四種設(shè)計(jì)技巧,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題,本文僅介紹一些常用的設(shè)計(jì)思想與技巧,包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意,如果能有意識(shí)地利用這些原則指導(dǎo)日
  • 關(guān)鍵字: FPGA  CPLD  設(shè)計(jì)技巧  

FPGA/EPLD的自上而下設(shè)計(jì)方法

  • FPGA/EPLD的自上而下設(shè)計(jì)方法,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法:  傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫,在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng),然后通過網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
  • 關(guān)鍵字: FPGA  EPLD  自上而下  設(shè)計(jì)方法  

不斷演進(jìn)的無源光網(wǎng)絡(luò)(PON)需要FPGA設(shè)計(jì)的靈活性支持

  • FPGA技術(shù)、低成本光學(xué)器件以及無源架構(gòu)都為無源光網(wǎng)絡(luò)(PON)以及這些網(wǎng)絡(luò)的演進(jìn)做出了巨大貢獻(xiàn)。系統(tǒng)級OEM廠商不斷發(fā)現(xiàn),F(xiàn)PGA能夠提供技術(shù)性設(shè)計(jì)和經(jīng)濟(jì)
  • 關(guān)鍵字: FPGA  PON  無源光網(wǎng)絡(luò)  

是什么讓我成為一個(gè)厲害的工程師?

  •   傳說中有一對美麗的紅舞鞋,穿上它,你將舞出最美麗的舞步……  正式從事電子硬件設(shè)計(jì)工作有十幾年時(shí)光了,回憶起剛接觸電子,感觸很多……雖然經(jīng)歷了很多酸甜苦辣,但也給我的生活增添了很多色彩……  第一次真正意義上的接觸電子應(yīng)當(dāng)算是高中的時(shí)候。當(dāng)時(shí)很喜歡學(xué)校圖書館里的一份雜志,雜志名字不記得了,只記得雜志里有兩頁是關(guān)于電子制作的,當(dāng)時(shí)那兩頁一直是我的最愛……慢慢的積累了一些電子方面的知識(shí),也逐漸有了自己要做一塊電路板的想法……  那時(shí)我對電子的感情用“癡迷”兩個(gè)字來形容絕不為過――因這家境不好,我每月只有不
  • 關(guān)鍵字: ARM  FPGA  

什么是LabVIEW FPGA?NI FlexRIO必須使用FPGA模塊嗎?

  • NI LabVIEW FPGA模塊可以幫助您利用LabVIEW程序框圖對一個(gè)FPGA進(jìn)行編程。在其底層,該模塊采用代碼生成技術(shù)實(shí)現(xiàn)圖形化開發(fā)環(huán)境與FPGA硬件的整合。這種
  • 關(guān)鍵字: FPGA  LabVIEW  FlexRIO  模塊  

FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較

  • FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較, MicroBlaze處理器是賽靈思(Xilinx)在嵌入式開發(fā)套件 (EDK) 中提供的兩款32位內(nèi)核之一,是實(shí)現(xiàn)硬件加速的靈活工具。圖1是MicroBlaze的典型設(shè)計(jì)。該內(nèi)核含有一個(gè)32位乘法器,但不含浮點(diǎn)單元(FPU)、桶式移位器或?qū)S糜?/li>
  • 關(guān)鍵字: FPGA  方案  標(biāo)準(zhǔn)  比較  

正交相干檢波方法及FPGA的實(shí)現(xiàn)

  • 正交相干檢波方法及FPGA的實(shí)現(xiàn),引言
    現(xiàn)代雷達(dá)普遍采用相參信號來進(jìn)行處理,而如何獲得高精度基帶數(shù)字正交(I,Q)信號是整個(gè)系統(tǒng)信號處理成敗的關(guān)鍵。傳統(tǒng)的做法是采用模擬相位檢波器來得到I、Q信號,其正交性能一般為:幅度平衡在2%左右,相位
  • 關(guān)鍵字: FPGA  相干檢波  方法  

基于FPGA與SDRAM的數(shù)字電視信號采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 要FPGA與的數(shù)字信號采集系統(tǒng)??梢蕴峁┐笕萘康拇鎯?chǔ)空間。提供優(yōu)秀的系統(tǒng)適應(yīng)能力。該方案通過計(jì)算機(jī)并口實(shí)現(xiàn)與計(jì)算機(jī)的通信 ,但是高性能的邏輯分析儀
  • 關(guān)鍵字: SDRAM  FPGA  數(shù)字電視信號  采集系統(tǒng)  

扎克伯格的AI芯:高調(diào)挖角,瘋狂招人

  •   據(jù)悉國內(nèi)正在熱議“缺芯”的時(shí)候,F(xiàn)acebook傳出正在招人,計(jì)劃自己研發(fā)AI芯片?! ∧壳?,F(xiàn)acebook的AI芯片團(tuán)隊(duì)還處在早期的起步組建階段。就在最近,F(xiàn)acebook才剛剛從谷歌挖來一員大將——谷歌前芯片產(chǎn)品開發(fā)部門負(fù)責(zé)人Shahriar Rabii跳槽,擔(dān)任Facebook副總監(jiān)及芯片部分負(fù)責(zé)人一職?! 《缰暗?月19日,F(xiàn)acebook的第一條AI芯片招聘信息開始在線上流傳。在招聘信息當(dāng)中,F(xiàn)acebook宣布即將為招聘一名管理者(Manger)來組建“端對端SoC/ASIC固件和
  • 關(guān)鍵字: AI  FPGA  

基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理架構(gòu)設(shè)計(jì)

  •   1.引言  隨著紅外焦平面陣列技術(shù)的快速發(fā)展,紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化,在目標(biāo)跟蹤、智能交通監(jiān)控中得到了越來越多的應(yīng)用,并向更加廣泛的軍事及民用領(lǐng)域擴(kuò)展。實(shí)時(shí)紅外圖像處理系統(tǒng)一般會(huì)包括非均勻校正、圖像增強(qiáng)、圖像分割、區(qū)域特征提取、目標(biāo)檢測及跟蹤等不同層次的實(shí)時(shí)圖像處理算法,由于圖像處理的數(shù)據(jù)量大,數(shù)據(jù)處理相關(guān)性高,因此實(shí)時(shí)紅外圖像處理系統(tǒng)必須具有強(qiáng)大的運(yùn)算能力。目前有些紅外圖像處理系統(tǒng)使用FPGA實(shí)現(xiàn)可重構(gòu)計(jì)算系統(tǒng)[1],運(yùn)算速度快,但對于復(fù)雜算法的實(shí)現(xiàn)難度比較高,且靈活性
  • 關(guān)鍵字: DSP  FPGA  ASIC  

殘喘多年國產(chǎn)FPGA廠商迎來新機(jī)遇

  • 作為通信設(shè)備核心器件的FPGA產(chǎn)品,國內(nèi)企業(yè)也攻關(guān)多年,現(xiàn)狀又如何?
  • 關(guān)鍵字: FPGA  芯片  

方案簡介:基于CDMA技術(shù)的水聲通訊系統(tǒng)

  • 任何信息需要借助聲、光、電信 號進(jìn)行傳遞,由于光信號和電信號在海水中的衰減比較嚴(yán)重,而聲波是人類迄今為止已知的惟一能在水中遠(yuǎn)距離傳播的能量形
  • 關(guān)鍵字: 水聲通信  CDMA  BPSK  FPGA  

ASIC大爆發(fā)之際,F(xiàn)PGA怎么辦?

  • AI芯片不會(huì)是一兩顆芯片打遍天下,整體而言,F(xiàn)PGA、GPU、ASIC三大主要AI芯片將在很長一段時(shí)間內(nèi)同時(shí)存在。
  • 關(guān)鍵字: ASIC  FPGA  

fpga應(yīng)用的實(shí)用電路原理圖

  • fpga應(yīng)用的實(shí)用電路原理圖, FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不
  • 關(guān)鍵字: FPGA  
共6768條 32/452 |‹ « 30 31 32 33 34 35 36 37 38 39 » ›|

asic-to-fpga介紹

您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473