首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> cpld/fpga

基于FPGA的HDB3編碼實現(xiàn)

  • 主要介紹了HDB3 碼( 三階高密度雙極性碼) 的編碼原理,并提出了一種利用FPGA( 現(xiàn)場可編程門陣列) 實現(xiàn)HDB3編碼的設(shè)計方法。
  • 關(guān)鍵字: HDB3編碼  高密度雙極性碼  FPGA  

多相結(jié)構(gòu)采樣率變換器的FPGA實現(xiàn)

  • 采樣率變換器是多采樣率系統(tǒng)的一個重要組成部分。詳細(xì)討論了有理數(shù)采樣率變換器的原理,同時結(jié)合多采樣率系統(tǒng)網(wǎng)絡(luò)的等效變換和FIR濾波器的多相分解形式[1~2],給出了適合于硬件實現(xiàn)的一種高效的多相結(jié)構(gòu),并在Altera公司的FPGA芯片EP1C3T144C6上進(jìn)行了實現(xiàn)與驗證。
  • 關(guān)鍵字: 多采樣率系統(tǒng)  多相結(jié)構(gòu)  FPGA  

基于FPGA的電控單元噴油脈寬處理

  • 由于電控汽油機(jī)在燃用不同比例甲醇汽油時受空燃比自適應(yīng)調(diào)整的限制而不能正常運轉(zhuǎn)的問題,提出利用FPGA技術(shù)將電控單元輸出的噴油脈寬信號進(jìn)行擴(kuò)展處理,使得電控汽油機(jī)在燃用不同比例甲醇汽油時,空燃比能夠維持在理論空燃比附近,從而使得電控汽油機(jī)能夠正常運轉(zhuǎn)。本系統(tǒng)采用Altera公司的Cyclone系列FPGA芯片EP1C12Q240C8N,在Quatus II開發(fā)環(huán)境中給出硬件設(shè)計和功能仿真。經(jīng)過測試,系統(tǒng)滿足對噴油脈寬信號的擴(kuò)展處理要求且系統(tǒng)性能穩(wěn)定。
  • 關(guān)鍵字: 空燃比  噴油脈寬  FPGA  

激光告警系統(tǒng)的異步FIFO設(shè)計

  • 介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問題。在分析異步FIFO設(shè)計難點基礎(chǔ)上,提出利用Gray碼計數(shù)器作為讀寫地址編碼,有效地同步了異步信號,避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生,給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。
  • 關(guān)鍵字: 異步FIFO  A/D數(shù)據(jù)采樣  FPGA  

基于FPGA和ADS7890的高速AD轉(zhuǎn)換

  • 在雷達(dá)設(shè)計中,需要對接收到的信號首先進(jìn)行模數(shù)轉(zhuǎn)換,其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運算的準(zhǔn)確性,最終影響雷達(dá)測量精度。介紹了一種基于FPGA,利用芯片ADS7890實現(xiàn)一種快速14位串行AD轉(zhuǎn)換,對系統(tǒng)的軟件和硬件做了說明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
  • 關(guān)鍵字: AD轉(zhuǎn)換  毫米波雷達(dá)測距  FPGA  

ISE 12設(shè)計套件開啟FPGA生產(chǎn)力新時代

  • 賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計套件,實現(xiàn)了具有更高設(shè)計生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE設(shè)計套件首次利用“智能”時鐘門控技術(shù),將動態(tài)功耗降低多達(dá)30%。此外,該新型套件還提供了基于時序的高級設(shè)計保存功能、為即插即用設(shè)計提供符合AMBA 4 AXI4 規(guī)范的IP支持,同時具備第四代部分重配置功能的直觀設(shè)計流程,可降低多種高性能應(yīng)用的系統(tǒng)成本。
  • 關(guān)鍵字: Xilinx  設(shè)計套件  FPGA  

基于FPGA步進(jìn)電機(jī)驅(qū)動控制系統(tǒng)的設(shè)計

  • 通過對步進(jìn)電機(jī)的驅(qū)動控制原理的分析,利用Verilog語言進(jìn)行層次化設(shè)計,最后實現(xiàn)了基于FPGA步進(jìn)電機(jī)的驅(qū)動控制系統(tǒng)。該系統(tǒng)可以實現(xiàn)步進(jìn)電機(jī)按既定角度和方向轉(zhuǎn)動及定位控制等功能。仿真和綜合的結(jié)果表明,該系統(tǒng)不但可以達(dá)到對步進(jìn)電機(jī)的驅(qū)動控制,同時也優(yōu)化了傳統(tǒng)的系統(tǒng)結(jié)構(gòu),提高了系統(tǒng)的抗干擾能力和穩(wěn)定性,可用于工業(yè)自動化、辦公自動化等應(yīng)用場合。
  • 關(guān)鍵字: 步進(jìn)電機(jī)  Verilog  FPGA  

基于FPGA 的二維提升小波變換IP核設(shè)計

  • 提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu),該結(jié)構(gòu)只需要7 行數(shù)據(jù)緩存,即可實現(xiàn)行和列方向同時進(jìn)行濾波變換。
  • 關(guān)鍵字: 小波變換  數(shù)據(jù)緩存  FPGA  IP核  

基于FPGA的水聲信號高速采集存儲系統(tǒng)設(shè)計

  • 介紹了一種基于FPGA的水聲信號數(shù)據(jù)采集與存儲系統(tǒng)的設(shè)計與實現(xiàn),給出了系統(tǒng)的總體方案,并對各部分硬件和軟件的設(shè)計進(jìn)行了詳細(xì)描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心,以存儲容量達(dá)2GB的大容量NAND型Flash作為存儲介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲模塊和RS~232串行通信模塊組成,具有穩(wěn)定可靠、體積小、功耗低、存儲容量大等特點,實驗證明該系統(tǒng)滿足設(shè)計要求。
  • 關(guān)鍵字: 水聲信號數(shù)據(jù)采集  NANDFlash  FPGA  

基于FPGA控制的IDE磁盤陣列設(shè)計

  • 設(shè)計了一種基于FPGA控制的高速數(shù)據(jù)存儲系統(tǒng)。該系統(tǒng)采用FPGA實現(xiàn)了對四個符合ATA-6規(guī)范的、RAID 0配置的IDE磁盤陣列的管理,并配合四個SDRAM實現(xiàn)對數(shù)據(jù)的高速穩(wěn)定存儲。該磁盤陣列同時掛四個IDE硬盤,平均數(shù)據(jù)流達(dá)到200MB/s,峰值傳輸速率達(dá)到800MB/s,也可以擴(kuò)展更多硬盤,構(gòu)成大容量的磁盤陣列。
  • 關(guān)鍵字: 高速數(shù)據(jù)存儲  IDE磁盤陣列  FPGA  

基于FPGA的實時數(shù)字化光纖傳輸系統(tǒng)的設(shè)計與實現(xiàn)

  • 提出一種實時數(shù)字化光纖傳輸系統(tǒng),該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A/D轉(zhuǎn)換器將輸入的模擬信號數(shù)字化,再用FPGA對數(shù)據(jù)進(jìn)行處理,并通過光纖傳輸。同時,F(xiàn)PGA還控制A/D轉(zhuǎn)換器的工作。接收端用串行收發(fā)器TLK1501對接收數(shù)據(jù)進(jìn)行解碼處理,還原有效信號。實驗表明,該系統(tǒng)實時性好、信號傳輸誤碼率低、工作性能穩(wěn)定、抗干擾性強(qiáng),系統(tǒng)具有可行性和有效性。
  • 關(guān)鍵字: 光纖通訊  高速數(shù)字信號傳輸  FPGA  

軟件無線電數(shù)字下變頻技術(shù)研究及FPGA實現(xiàn)

  • 在數(shù)字下變頻系統(tǒng)實現(xiàn)方案中,輸入的模擬中頻信號經(jīng)過高速A/D采樣數(shù)字化后與數(shù)控振蕩器NCO(Numerically Controlled Osillator)產(chǎn)生的正交本振信號混頻,然后再由抽取濾波模塊進(jìn)行處理,以輸出低速的低頻或基帶信號。本文以軟件無線電數(shù)字下變頻技術(shù)為研究對象,參考GSM系統(tǒng)建立數(shù)字下變頻系統(tǒng)。
  • 關(guān)鍵字: 數(shù)字變頻  軟件無線電  FPGA  

基于FPGA的固定倍率圖像縮放的實現(xiàn)

  • 基于FPGA硬件實現(xiàn)固定倍率的圖像縮放,將2維卷積運算分解成2次1維卷積運算,對輸入原始圖像像素先進(jìn)行行方向的卷積,再進(jìn)行列方向的卷積,從而得到輸出圖像像素。把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程,在單元體內(nèi)部,事先計算出卷積系數(shù)。降低了FPGA設(shè)計的復(fù)雜性,提高了圖像縮放算法的運算速度,增強(qiáng)了系統(tǒng)的實時性,已經(jīng)應(yīng)用于某款航空電子產(chǎn)品中,應(yīng)用效果良好。
  • 關(guān)鍵字: 圖像縮放  卷積運算  FPGA  

10Gbps線速轉(zhuǎn)發(fā)引擎的并行流水線設(shè)計與實現(xiàn)

  • 設(shè)計了一種基于FPGA平臺的并行處理流水線結(jié)構(gòu),配合高速查表,可支持10Gbps接口的報文轉(zhuǎn)發(fā)。該設(shè)計已應(yīng)用在國家863計劃重大課題“可擴(kuò)展到T比特的高性能IPv4/v6路由器基礎(chǔ)平臺及實驗系統(tǒng)”中,并通過測試。
  • 關(guān)鍵字: 并行流水線  高速查表  FPGA  

基于FPGA的雙路可移相任意波形發(fā)生器

  • 本文論述了利用用FPGA來開發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計思路,詳細(xì)討論了任意波形產(chǎn)生、頻率精確調(diào)整、雙路移相輸出、PWM調(diào)制波產(chǎn)生、D/A轉(zhuǎn)換與濾波電路、鍵盤與顯示等諸方面軟硬件實現(xiàn)方法。 整個設(shè)計
  • 關(guān)鍵字: DDS  任意波形發(fā)生器  FPGA  
共6998條 72/467 |‹ « 70 71 72 73 74 75 76 77 78 79 » ›|

cpld/fpga介紹

您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473