首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> cpld/fpga

基于FPGA的全數字鎖相環(huán)路的設計

  • 介紹了應用VHDL技術設計嵌入式全數字鎖相環(huán)路的方法。詳細敘述了其工作原理和設計思想,并用可編程邏輯器件FPGA予以實現。
  • 關鍵字: VHDL  數字鎖相環(huán)  FPGA  

基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設計

  • 為能高速、有效、實時采集CCD視頻圖像,提出了一種實時視頻圖像采集和處理系統(tǒng)設計方案。重點介紹其硬件設計原理、關鍵電路的設計,其主要功能是從CCD攝像頭輸出的模擬視頻信號中提取實時圖像,數字化后送入處理器作后期圖像處理和分析。
  • 關鍵字: CCD視頻  DM642  FPGA  圖像采集  

基于CPLD的電子秤邏輯接口設計

  • 借助EDA工具軟件設計了一個邏輯控制部件,解決了CPU尋址空間不足、接口功能不全等問題。此基于CPLD的可重構硬件數字平臺具有可移植性,使CPU對外接器件近似透明,在更換其他類型CPU后,僅做少量軟件和硬件修改即可升級成為新系統(tǒng)。
  • 關鍵字: 邏輯控制  EDA  CPLD  電子秤  

基于FPGA的線陣CCD器件驅動器及其系統(tǒng)控制邏輯時序的設計

  • 介紹一種基于FPGA設計線陣CCD器件TCDl208AP復雜驅動電路和整個CCD的電子系統(tǒng)控制邏輯時序的方法,并給出時序仿真波形。工程實踐結果表明,該驅動電路結構簡單、功耗小、成本低、抗干擾能力強,適應工程小型化的要求。
  • 關鍵字: 時序綜合分析  CCD  FPGA  

利用FPGA技術實現數字通信中的交織器和解交織器

  • 介紹用FPGA實現數字通信中的交、解交織器的一種比較通用的方案,詳細說明了設計中的一些問題及解決辦法。還介紹了一種實現FPGA中信號延時的方法。
  • 關鍵字: 數字通信  交織器  FPGA  信號延時  

基于CPLD的電池供電系統(tǒng)斷電電路的設計

  • 今天,大多數的CPLD(復雜可編程邏輯器件)都采用可減少功耗的工作模式,但當系統(tǒng)未使用時,應完全切斷電源以保存電池能量,從而實現很多設計者的終極節(jié)能目標。描述了如何在一片CPLD 上增加幾只分立元件,實現一個節(jié)省電池能量的系統(tǒng)斷電電路。
  • 關鍵字: 按鍵開關矩陣  系統(tǒng)斷電電路  CPLD  

基于FPGA的小型星載非制冷紅外成像系統(tǒng)設計與實現

  • 根據內編隊重力場衛(wèi)星紅外成像工作環(huán)境的溫度要求,選取了非制冷長波紅外焦平面陣列探測器——UL 03 16 2,并在此基礎上進行了系統(tǒng)的軟硬件設計。
  • 關鍵字: 非制冷紅外成像  MircoBlaze  FPGA  

FPGA低功耗設計小貼士

  • 采用FPGA進行低功耗設計并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設計、軟件算法、功耗分析工具及個人設計方法都會對產品功耗產生影響。值得注意的是,如果使用不當,有些方法反而會增加功耗,因此必須根據實際情況選擇適當的設計方法。
  • 關鍵字: 功率估算  結構設計  FPGA  

基于FPGA的高速并行Viterbi譯碼器的設計與實現

  • 針對319卷積編碼,提出一種Viterbi譯碼器的FPGA實現方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時鐘和存儲介質復用,實現了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進行了建模仿真和綜合實現。
  • 關鍵字: 卷積編碼  Viterbi譯碼器  FPGA  

FPGA加速三維CT圖像重建

  • 針對三維圖像重建的經典算法(FDK算法)在FPGA上的加速,提出了并行無等待流水線的實現方法。實驗結果表明,該方法獲得了較高的加速比。
  • 關鍵字: 三維圖像重建  FDK算法  FPGA  

一種改進Turbo碼譯碼器的FPGA設計與實現

  • 提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時的方法,通過并行計算前向狀態(tài)度量和后向狀態(tài)度量,將半次迭代譯碼延時縮短一半,而譯碼性能沒有損失,同時也減小了硬件實現中的時序控制復雜度。
  • 關鍵字: Turbo碼  迭代譯碼  FPGA  

基于NIOS Ⅱ處理器的數字信號解碼器設計

  • 介紹了一種基于NIOS Ⅱ實現數字信號解碼器的方法,該系統(tǒng)由FPGA 和相應接口電路組成,將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構成片上系統(tǒng)( SOC) ,可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼,并通過上位機軟件顯示解碼結果。
  • 關鍵字: 數字信號解碼器  嵌入式軟核CPU  FPGA  

基于FPGA的GSM系統(tǒng)直放站數字選頻器設計

  • 提出了一種基于FPGA的數字選頻器設計方案,該數字選頻器應用于八通道的GSM系統(tǒng)直放站,采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進行數字信號處理。給出了較詳細的硬件設計方案,并通過Agilent Technologies N5230A網絡分析儀對數字選頻器進行了測量,被選出的有效相鄰信道之間的最小間隔能達到1MHz,能夠實現較好的選頻功能,可滿足實際應用的要求。
  • 關鍵字: 數字選頻器  MSP430  FPGA  

基于FPGA的立體視頻轉換系統(tǒng)

  • 給出了以FPGA為核心、針對自由立體顯示器的立體視頻格式轉換系統(tǒng)的設計與實現方法。詳細介紹了系統(tǒng)的硬件構成和FPGA邏輯設計,包括DVI控制、視頻格式轉換以及數據緩沖系統(tǒng)等。
  • 關鍵字: 視頻格式轉換  數據緩沖系統(tǒng)  FPGA  

用FPGA實現優(yōu)化的指紋識別預處理算法

  • 在選取較優(yōu)化的指紋識別預處理算法的基礎上,根據算法的結構選取具有并行處理、低功耗、速度快等特點的FPGA作為實現算法的基本器件。由于用FPGA實現復雜算法較傳統(tǒng)器件從思考角度和實現方向上都有很大區(qū)別,所以本次設計從新的方向來完成傳統(tǒng)的指紋處理的設計。
  • 關鍵字: 指紋識別  預處理  FPGA  
共6998條 74/467 |‹ « 72 73 74 75 76 77 78 79 80 81 » ›|

cpld/fpga介紹

您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473