cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于FPGA的精密離心機(jī)光柵信號(hào)細(xì)分系統(tǒng)

介紹一種基于FPGA的精密離心機(jī)光柵信號(hào)細(xì)分系統(tǒng)。說(shuō)明了光柵信號(hào)的產(chǎn)生過(guò)程和基本處理方法，提出了一種綜合EDA技術(shù)與光柵莫爾條紋電子學(xué)細(xì)分技術(shù)的設(shè)計(jì)方案。通過(guò)VerilogHDL實(shí)現(xiàn)該系統(tǒng)的主要設(shè)計(jì)，并利用ISE軟件進(jìn)行了仿真試驗(yàn)。試驗(yàn)表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點(diǎn)。
關(guān)鍵字： ISE 信號(hào)細(xì)分系統(tǒng) 光柵信號(hào) FPGA

基于FPGA/SOPC的預(yù)測(cè)控制器設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)模型預(yù)測(cè)控制在微型設(shè)備及嵌入式系統(tǒng)應(yīng)用中的實(shí)時(shí)性問(wèn)題,從硬件實(shí)現(xiàn)控制算法的角度研究了基于FPGA（field programmable gate array）的預(yù)測(cè)控制器的設(shè)計(jì)和實(shí)現(xiàn)。采用基于Nios II嵌入式軟核處理器的FPGA/SOPC（system on pro-grammable chip,可編程片上系統(tǒng)）方案,在FPGA芯片上構(gòu)建SOPC系統(tǒng),設(shè)計(jì)SOPC的硬件及軟件系統(tǒng),實(shí)現(xiàn)了基于FPGA的預(yù)測(cè)控制器;建立了基于FPGA和dSPACE系統(tǒng)的實(shí)時(shí)仿真平臺(tái),并進(jìn)行了控制器實(shí)時(shí)仿真實(shí)驗(yàn)。實(shí)時(shí)
關(guān)鍵字：模型預(yù)測(cè)控制 SOPC FPGA

基于信元的FIFO設(shè)計(jì)在FPGA上的實(shí)現(xiàn)

設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
關(guān)鍵字： FIFO 信元 FPGA

利用XCS40實(shí)現(xiàn)小型聲納的片上系統(tǒng)集成

介紹大規(guī)模、高速度的FPGA在小型漁用聲納系統(tǒng)設(shè)計(jì)中的應(yīng)用。在該系統(tǒng)設(shè)計(jì)中，采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個(gè)系統(tǒng)的功能集成在了一片芯片上。實(shí)踐證明,即降低了成本,又縮短了設(shè)計(jì)和調(diào)試的時(shí)間。
關(guān)鍵字：漁用聲納系統(tǒng) 片上系統(tǒng) FPGA

基于FPGA的數(shù)字視頻接口轉(zhuǎn)換設(shè)備

本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統(tǒng)空閑時(shí)的待機(jī)狀態(tài)實(shí)現(xiàn)了整機(jī)的低功耗，適用于
關(guān)鍵字：圖像分辨率視頻接口轉(zhuǎn)換 FPGA

滿足28nm迫切的低功耗需求

Altera低功耗28-nm器件的優(yōu)點(diǎn)包括，降低產(chǎn)品成本，降低或者放寬功耗預(yù)算，較低的散熱要求，能夠滿足更多的市場(chǎng)需求，在同樣的散熱和功耗預(yù)算內(nèi)進(jìn)一步提高性能等。采用最全面的方法降低28-nm產(chǎn)品的功耗，Altera幫助設(shè)計(jì)人員滿足了迫切的低功耗需求。
關(guān)鍵字： Altera 28nm FPGA

基于FPGA的音樂(lè)流水燈控制系統(tǒng)

通過(guò) FPGA實(shí)現(xiàn)音樂(lè)流水燈的控制, 實(shí)質(zhì)上就是將不同音階與特定頻率的方波信號(hào)對(duì)應(yīng)起來(lái), 以方波信號(hào)驅(qū)動(dòng)蜂鳴器發(fā)出音樂(lè), 再根據(jù)不同音階來(lái)控制流水燈的閃爍。與借助微處理器實(shí)現(xiàn)樂(lè)曲演奏相比, 以純硬件方式完成樂(lè)曲演奏電路更直觀。EDA工具和硬件描述語(yǔ)言發(fā)揮了強(qiáng)大功能,提供了設(shè)計(jì)可能性。
關(guān)鍵字： ALU 音樂(lè)流水燈 FPGA

基于改進(jìn)的布斯算法的嵌入FPGA的乘法器設(shè)計(jì)

設(shè)計(jì)了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個(gè)18 b有符號(hào)或17 b無(wú)符號(hào)數(shù)的乘法運(yùn)算。該設(shè)計(jì)基于改進(jìn)的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對(duì)9-2壓縮樹(shù)和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器采用TSMC 0．18μn CMOS工藝，其關(guān)鍵路徑延遲為3．46 ns。
關(guān)鍵字：布斯算法 18×18乘法器 FPGA

基于軟件無(wú)線電的數(shù)字偵聽(tīng)接收機(jī)研究

為實(shí)現(xiàn)頻譜監(jiān)測(cè)、通信偵察等任務(wù)，提出了一種基于軟件無(wú)線電的數(shù)字偵察接收機(jī)的軟、硬件體系結(jié)構(gòu)。該接收機(jī)基于高速數(shù)字信號(hào)處理器、大規(guī)?，F(xiàn)場(chǎng)可編程門陣列、高速AD芯片、高精度大動(dòng)態(tài)范圍AGC電路，實(shí)現(xiàn)了信號(hào)的寬頻段、寬帶接收；采用盲信號(hào)處理技術(shù)，實(shí)現(xiàn)了對(duì)未知信號(hào)的參數(shù)辨識(shí)、分類、盲解調(diào)。
關(guān)鍵字：頻譜監(jiān)測(cè) 軟件無(wú)線電 FPGA

基于ATE的FPGA測(cè)試

隨著集成電路技術(shù)的飛速發(fā)展，F(xiàn)PGA的應(yīng)用越來(lái)越廣泛，其測(cè)試技術(shù)也得到了廣泛重視和研究。文章簡(jiǎn)要介紹了FPGA的發(fā)展及其主要組成部分，提出了一種用ATE對(duì)FPGA進(jìn)行測(cè)試的方法和具體測(cè)試流程。
關(guān)鍵字： AutomaticTestEquipment 配置數(shù)據(jù) FPGA

基于FPGA的多軟核圖像處理系統(tǒng)設(shè)計(jì)

介紹以圖像處理為應(yīng)用背景、基于FPGA芯片建立的多軟核系統(tǒng)設(shè)計(jì)。系統(tǒng)中包含兩個(gè)Nios II軟核處理器和兩個(gè)用于進(jìn)行圖像顏色空間轉(zhuǎn)換的CSC MegaCore IP核。兩個(gè)Nios II軟核處理器共享程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器及啟動(dòng)存儲(chǔ)器。在硬件設(shè)計(jì)方面，CSC MegaCore IP作為外圍組件通過(guò)一個(gè)自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統(tǒng)中。在軟件設(shè)計(jì)方面，運(yùn)行在每個(gè)Nios II軟核處理器上的程序通過(guò)硬件Mutex核協(xié)調(diào)對(duì)共享數(shù)據(jù)存儲(chǔ)器的訪問(wèn)。
關(guān)鍵字：圖像處理多軟核系統(tǒng) FPGA

基于FPGA的DDS IP核設(shè)計(jì)及仿真

以Altera公司的QuartusⅡ7．2作為開(kāi)發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核NiosII，構(gòu)成可編程片上系統(tǒng)(SOPC)，利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號(hào)源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了整個(gè)信號(hào)源的硬件開(kāi)發(fā)平臺(tái)，達(dá)到既簡(jiǎn)化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
關(guān)鍵字：直接數(shù)字頻率合成 IP核 FPGA

基于FPGA的遺傳算法組合邏輯電路設(shè)計(jì)

基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
關(guān)鍵字：遺傳算法自然進(jìn)化 FPGA

FPGA設(shè)計(jì)安全性綜述

現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array,FPGA）在通信、圖形、控制、計(jì)算等領(lǐng)域的廣泛應(yīng)用,已經(jīng)成為當(dāng)今電子系統(tǒng)中的重要組成部分.隨著越來(lái)越多的系統(tǒng)采用FPGA實(shí)現(xiàn)核心設(shè)計(jì),使得FPGA中的設(shè)計(jì)和知識(shí)產(chǎn)權(quán)變得更加重要,建立FPGA代碼運(yùn)行安全體系已成為大型產(chǎn)品設(shè)計(jì)中重要的考慮因素.本文闡述了FPGA的多種安全解決方案,并探討分析了FPGA的設(shè)計(jì)安全性.
關(guān)鍵字：代碼運(yùn)行安全安全解決方案 FPGA

基于FPGA的半導(dǎo)體激光器自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測(cè)、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成。該自動(dòng)功率控制系統(tǒng)使用硬件資源少，根據(jù)不同的設(shè)計(jì)要求，通過(guò)增加PWM模塊和簡(jiǎn)單的模擬器件或者改變控制寄存器的設(shè)置，就可以實(shí)現(xiàn)多級(jí)激光功率和多個(gè)激光器的控制，可以大大縮短設(shè)計(jì)周期。
關(guān)鍵字：數(shù)字激光器自動(dòng)功率控制 FPGA