首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld/fpga

反射式全景視頻實(shí)時(shí)平面顯示技術(shù)的FPGA實(shí)現(xiàn)

  • 介紹了反射式全景圖像展開(kāi)原理,分析了圖像產(chǎn)生鋸齒失真和階梯化現(xiàn)象的原因,提出了解決問(wèn)題的算法,并設(shè)計(jì)了FPGA實(shí)現(xiàn)的系統(tǒng)硬件結(jié)構(gòu)。
  • 關(guān)鍵字: 全景圖像  鋸齒失真  FPGA  

基于FPGA的數(shù)字顯示系統(tǒng)設(shè)計(jì)

  • 本文以Virtex-II系列PlatformFPGA為例,說(shuō)明采用FPGA方案進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)所具有的靈活、快速和低成本等特性。
  • 關(guān)鍵字: 數(shù)字顯示系統(tǒng)  SoC  FPGA  

一種基于偏振原理和FPGA的調(diào)光系統(tǒng)設(shè)計(jì)

  • 設(shè)計(jì)了一種光強(qiáng)自動(dòng)調(diào)節(jié)系統(tǒng)。通過(guò)光電傳感電路實(shí)現(xiàn)光電信號(hào)的轉(zhuǎn)換,使用FPGA對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理,并以實(shí)驗(yàn)環(huán)境光照強(qiáng)度測(cè)試結(jié)果為參照對(duì)所測(cè)光強(qiáng)進(jìn)行線(xiàn)性變換修正,進(jìn)而查表獲得舵機(jī)偏轉(zhuǎn)角度的控制量,通過(guò)改變偏振片偏振化方向夾角來(lái)調(diào)節(jié)入射光強(qiáng)。自動(dòng)調(diào)光系統(tǒng)測(cè)量精度較高,實(shí)時(shí)調(diào)節(jié)性較好,魯棒性較強(qiáng)。
  • 關(guān)鍵字: 光強(qiáng)調(diào)節(jié)  光電傳感  FPGA  

基于FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)

  • 利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì),采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí),本文采用了技術(shù)比較成熟的VHDL語(yǔ)言進(jìn)行設(shè)計(jì),并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知,無(wú)論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上,本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
  • 關(guān)鍵字: 運(yùn)動(dòng)估計(jì)  視頻編碼器  FPGA  

基于CPLD的雷達(dá)仿真信號(hào)的設(shè)計(jì)

  • 雷達(dá)信號(hào)的仿真是測(cè)試系統(tǒng)中必不可少的。但采用函數(shù)/任意波發(fā)生器組成測(cè)試系統(tǒng),不僅增加系統(tǒng)成本,而且還給系統(tǒng)軟件設(shè)計(jì)增加不必要的負(fù)擔(dān)。為此,提出了一種基于CPLD的雷達(dá)仿真信號(hào)的實(shí)現(xiàn)方案,它能為機(jī)載雷達(dá)測(cè)試系統(tǒng)提供所需的多種典型的重頻脈沖及制導(dǎo)信號(hào)。
  • 關(guān)鍵字: 雷達(dá)信號(hào)  任意波發(fā)生器  CPLD  

同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA技術(shù)實(shí)現(xiàn)

  • 在簡(jiǎn)要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上,采用VHDL語(yǔ)言對(duì)同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì),并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線(xiàn)及時(shí)序仿真,取得了正確的設(shè)計(jì)結(jié)果,同時(shí)利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。
  • 關(guān)鍵字: 同步數(shù)字復(fù)接  VHDL  FPGA  

基于FPGA的流水線(xiàn)結(jié)構(gòu)DDS多功能信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

  • 在應(yīng)用FPGA進(jìn)行DDS系統(tǒng)設(shè)計(jì)過(guò)程中,選擇芯片的運(yùn)行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的,從發(fā)展趨勢(shì)和運(yùn)算要求看,系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要。基于此,介紹了一種流水線(xiàn)結(jié)構(gòu)來(lái)優(yōu)化傳統(tǒng)的相位累加器,在QuartusⅡ開(kāi)發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載,并采用嵌入式邏輯分析儀分析和驗(yàn)證了實(shí)驗(yàn)結(jié)果。該系統(tǒng)可以完成多位頻率控制字的累加,能夠產(chǎn)生正弦波、方波和三角波,具有良好的實(shí)時(shí)性。
  • 關(guān)鍵字: 流水線(xiàn)相位累加器  DDS  FPGA  

基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 提出了基于FPGA技術(shù)實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方案,并介紹了基群與二次群之間的復(fù)接與分接的系統(tǒng)總體設(shè)計(jì)。硬件電路調(diào)試證明,該方案是行之有效的。
  • 關(guān)鍵字: 數(shù)字復(fù)接系統(tǒng)  基群  FPGA  

一種基于FPGA的嵌入式塊SRAM的設(shè)計(jì)

  • 文章中提出了一種應(yīng)用于FPGA的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線(xiàn)接口、可配置邏輯、可配置譯碼、高速讀寫(xiě)電路。在編程狀態(tài)下,可對(duì)所有存儲(chǔ)單元進(jìn)行清零,且編程后為兩端口獨(dú)立的雙端存儲(chǔ)器。
  • 關(guān)鍵字: 塊存儲(chǔ)器  雙端口  FPGA  

基于光纖通信和PCIExpress總線(xiàn)的高速圖像傳輸系統(tǒng)

  • 提出了一種基于光纖通信和PCI Express總線(xiàn)的高速圖像傳輸系統(tǒng)。分析了系統(tǒng)設(shè)計(jì)方案,并詳細(xì)闡述了FPGA內(nèi)部邏輯設(shè)計(jì),包括光纖接口的數(shù)據(jù)收發(fā)以及PCI Express總線(xiàn)的DMA傳輸;簡(jiǎn)要介紹了Windows WDM驅(qū)動(dòng)程序及MFC應(yīng)用程序的開(kāi)發(fā);給出了系統(tǒng)測(cè)試結(jié)果。該系統(tǒng)傳輸速率可達(dá)1.5Gb/s,且具有低成本、易擴(kuò)展等優(yōu)點(diǎn),能夠滿(mǎn)足大多數(shù)高幀高清視頻圖像實(shí)時(shí)傳輸?shù)囊蟆?/li>
  • 關(guān)鍵字: PCIExpress  高速圖像傳輸  FPGA  

留有vector的FPGA有被黑的可能

  • Skorobogatov的研究表明,目前比較流行的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)故意預(yù)留一個(gè)可以重新編譯的Vector(容器)。Skorobogatov表示,如果使用這樣的芯片,那么武器系統(tǒng)以及核工廠(chǎng)等軍事機(jī)構(gòu)可能被利用這個(gè)后門(mén)的病毒來(lái)禁止運(yùn)行。
  • 關(guān)鍵字: vector  黑客攻擊  FPGA  

基于FPGA的數(shù)字音頻廣播系統(tǒng)信號(hào)調(diào)制系統(tǒng)的實(shí)現(xiàn)

  • 本文設(shè)計(jì)并在FPGA芯片中實(shí)現(xiàn)了數(shù)字音頻廣播系統(tǒng)的信號(hào)調(diào)制系統(tǒng)。信號(hào)調(diào)制系統(tǒng)位于整個(gè)數(shù)字音頻廣播系統(tǒng)基帶信號(hào)處理鏈的末端,是基帶數(shù)字信號(hào)處理的核心系統(tǒng)。根據(jù)Eureka 147標(biāo)準(zhǔn),信號(hào)調(diào)制系統(tǒng)需要對(duì)輸入的基帶碼流進(jìn)行數(shù)字調(diào)制、頻域交織、差分調(diào)制以及正交頻分復(fù)用等一系列處理。所設(shè)計(jì)的信號(hào)調(diào)制系統(tǒng)能夠?qū)斎氲幕鶐Тa流進(jìn)行實(shí)時(shí)處理,完成上述信號(hào)處理算法,并輸出數(shù)字音頻廣播的基帶信號(hào)。
  • 關(guān)鍵字: Simulink  DAB  FPGA  

利用混合信號(hào)FPGA和先進(jìn)的軟件工具實(shí)現(xiàn)簡(jiǎn)易系統(tǒng)設(shè)計(jì)

  • 過(guò)去十多年間出現(xiàn)了兩類(lèi)集成處理器的FPGA:帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點(diǎn),但其中有些FPGA得以幸存,有的卻慘遭淘汰。問(wèn)題在于嵌入式與 FPGA 設(shè)計(jì)人員的設(shè)計(jì)流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
  • 關(guān)鍵字: 處理器軟核  嵌入式領(lǐng)域  FPGA  

FPGA在LVDS高速互連中的應(yīng)用

  • 高速串行互連是標(biāo)志并行數(shù)據(jù)總線(xiàn)向串行總線(xiàn)轉(zhuǎn)變的技術(shù)里程碑,這種技術(shù)是減少設(shè)計(jì)師面臨的信號(hào)阻塞問(wèn)題的方法。這種轉(zhuǎn)變是由業(yè)界對(duì)系統(tǒng)成本和系統(tǒng)擴(kuò)展能力的要求所推動(dòng)的。隨著芯片技術(shù)的發(fā)展和芯片尺寸的縮小,用速率達(dá)數(shù)千兆位的高速串行互連來(lái)取代傳統(tǒng)的并行結(jié)構(gòu)變得簡(jiǎn)單易行。
  • 關(guān)鍵字: 差分信號(hào)技術(shù)  LVDS  FPGA  

基于FPGA的信號(hào)小波實(shí)時(shí)處理方法

  • 根據(jù)小波去噪的原理及特點(diǎn),提出了用 FPGA實(shí)現(xiàn)小波實(shí)時(shí)信號(hào)處理的方法。實(shí)驗(yàn)結(jié)果證明采用FPGA實(shí)現(xiàn)小波信號(hào)處理能在低信噪比的情況下有效去除噪聲,同時(shí)能夠滿(mǎn)足信號(hào)處理系統(tǒng)的實(shí)時(shí)性要求。
  • 關(guān)鍵字: 小波去噪  信噪比  FPGA  
共6998條 71/467 |‹ « 69 70 71 72 73 74 75 76 77 78 » ›|

cpld/fpga介紹

您好,目前還沒(méi)有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473