fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

淺談PCB設(shè)計(jì)后期檢查的幾大要素

　　當(dāng)一塊PCB板完成了布局布線，又檢查連通性和間距都沒有報(bào)錯(cuò)的情況下，一塊PCB是不是就完成了呢?答案當(dāng)然是否定。很多初學(xué)者也包括一些有經(jīng)驗(yàn)的工程師，由于時(shí)間緊或者不耐煩亦或者過于自信，往往草草了事，忽略了后期檢查。結(jié)果出現(xiàn)了一些很基本的BUG，比如線寬不夠，元件標(biāo)號(hào)絲印壓在過孔上，插座靠得太近，信號(hào)出現(xiàn)環(huán)路等等。從而導(dǎo)致電氣問題或者工藝問題，嚴(yán)重的要重新打板，造成浪費(fèi)。所以，當(dāng)一塊PCB完成了布局布線之后，很重要的一個(gè)步驟就是后期檢查。　　PCB的檢查有很多個(gè)細(xì)節(jié)的要素，本人列舉了一些自認(rèn)為最基本
關(guān)鍵字： PCB EMC

PCB設(shè)計(jì)中的高頻電路布線技巧

　　高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號(hào)的傳輸長(zhǎng)度，同時(shí)還能大幅度地降低信號(hào)的交叉干擾等，所有這些方法都對(duì)高頻電路的可靠性有利。同種材料時(shí)，四層板要比雙面板的噪聲低20dB.但是，同時(shí)也存在一個(gè)問題，PCB半層數(shù)越高，制造工藝越復(fù)雜，單位成本也就越高，這就要求在進(jìn)行PCB Layout時(shí)，除了選擇合適的層數(shù)的PCB板，還
關(guān)鍵字： PCB 隔離

淺談PCB電磁場(chǎng)求解方法及仿真軟件

　　商業(yè)化的射頻EDA軟件于上世紀(jì)90年代大量的涌現(xiàn)，EDA是計(jì)算電磁學(xué)和數(shù)學(xué)分析研究成果計(jì)算機(jī)化的產(chǎn)物，其集計(jì)算電磁學(xué)、數(shù)學(xué)分析、虛擬實(shí)驗(yàn)方法為一體，通過仿真的方法可以預(yù)期實(shí)驗(yàn)的結(jié)果，得到直接直觀的數(shù)據(jù)。“興森科技-安捷倫聯(lián)合實(shí)驗(yàn)室”經(jīng)常會(huì)接到客戶咨詢，如何選擇PCB電磁場(chǎng)仿真軟件的問題。那么，在眾多電磁場(chǎng)EDA軟件中，我們?nèi)绾?ldquo;透過現(xiàn)象看本質(zhì)”，知道每種軟件的優(yōu)缺點(diǎn)呢?需要了解此問題，首先得從最最基本的求解器維度說起。　　本文旨在工程描述一些電磁
關(guān)鍵字： PCB 電磁場(chǎng)

FPGA效能大躍進(jìn)的秘密

效能提升，功耗降低，面積變小，幾者能否兼得。
關(guān)鍵字： Altera FPGA

改革大動(dòng)作劍指PCB，多家知名展商匯聚CS Show 2015深圳展覽會(huì)

　　2015年，國(guó)家“改革大動(dòng)作”開始全面覆蓋電子制造產(chǎn)業(yè)，智能制造、低耗環(huán)保、跨界轉(zhuǎn)型、信息安全均成為改革目標(biāo)的關(guān)鍵詞。與此同時(shí)，“中國(guó)制造2025”規(guī)劃的出臺(tái)，也將助力電子制造行業(yè)全面轉(zhuǎn)型升級(jí)，并借此拉近國(guó)內(nèi)企業(yè)與世界制造強(qiáng)國(guó)之間的距離。難得的發(fā)展機(jī)遇，讓處于平緩期的國(guó)內(nèi) PCB/FPC/HDI 電路板行業(yè)再次獲得生機(jī)，有政策紅利和良好發(fā)展前景的強(qiáng)力支撐，PCB電路板行業(yè)完成華麗轉(zhuǎn)身指日可待。　　8月25日-27日，勵(lì)展博覽集團(tuán)(Reed Exhib
關(guān)鍵字： PCB 電路板

詳解PCB板的ESD

　　最近在做電子產(chǎn)品的ESD測(cè)試，從不同的產(chǎn)品的測(cè)試結(jié)果發(fā)現(xiàn)，這個(gè)ESD是一項(xiàng)很重要的測(cè)試：如果電路板設(shè)計(jì)的不好，當(dāng)引入靜電后，會(huì)引起產(chǎn)品的死機(jī)甚至是元器件的損壞。以前只注意到ESD會(huì)損壞元器件，沒有想到，對(duì)于電子產(chǎn)品也要引起足夠的重視。　　ESD,也就是我們常說的靜電釋放(Electro-Static discharge)。從學(xué)習(xí)過的知識(shí)中可以知道，靜電是一種自然現(xiàn)象，通常通過接觸、摩擦、電器間感應(yīng)等方式產(chǎn)生，其特點(diǎn)是長(zhǎng)時(shí)間積聚、高電壓(可以產(chǎn)生幾千伏甚至上萬伏的靜電)、低電量、小電流和作用時(shí)間
關(guān)鍵字： PCB ESD

混合信號(hào)IC──復(fù)雜電源管理組件的設(shè)計(jì)挑戰(zhàn)及解決方案

　　隨著系統(tǒng)內(nèi)電源數(shù)量的增多，為了確保其安全、經(jīng)濟(jì)、持續(xù)和正常的工作，對(duì)電源軌進(jìn)行監(jiān)測(cè)和控制變得非常重要，特別是在使用微處理器時(shí)。確定電壓軌是否處于工作范圍內(nèi)，以及該電壓相對(duì)于其它電壓軌是否按照正確的時(shí)序上電或斷電，這些對(duì)于系統(tǒng)執(zhí)行的可靠性和安全性來說都是至關(guān)重要的。例如FPGA，在向組件提供5V I/O(輸入/輸出)電壓之前，必須先施加3.3V的核心電壓，并持續(xù)至少20ms，以避免組件上電時(shí)受到損壞。對(duì)于系統(tǒng)的可靠性來說，滿足這樣的時(shí)序要求就像要保證組件在規(guī)定的電源電壓和溫度范圍內(nèi)工作一樣至關(guān)重要。
關(guān)鍵字： FPGA DSP

混合信號(hào)FPGA實(shí)現(xiàn)真正單芯片SOC

　　要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果一項(xiàng)設(shè)計(jì)功能的精髓能夠深植于單一芯片上，將會(huì)大大增加第三方取得這項(xiàng)設(shè)計(jì)的困難度。　　單芯片系統(tǒng)對(duì)嵌入式系統(tǒng)設(shè)計(jì)師來說，往往會(huì)隨著其面對(duì)的不同的系統(tǒng)設(shè)計(jì)而各有不同。例如，在龐大的娛樂或通信消費(fèi)產(chǎn)品市場(chǎng)中，SoC意味著一顆具有數(shù)百萬邏輯門的集成電路(IC)，其中包含許多大型定制邏輯模塊，并有將芯片的數(shù)字處
關(guān)鍵字： FPGA SOC

Mentor Graphics 宣布推出旨在提升測(cè)試平臺(tái)效率的 EZ-VIP 包

　　Mentor Graphics公司今天宣布即時(shí)推出 EZ-VIP 效率包。該效率包面向使用 Questa® Verification IP (QVIP) 的 ASIC 和 FPGA 驗(yàn)證團(tuán)隊(duì)，可將創(chuàng)建、實(shí)例化、配置和連接 QVIP 測(cè)試平臺(tái)的時(shí)間縮短 5 倍以上，從而顯著提高效率。這就意味著，驗(yàn)證團(tuán)隊(duì)可以將更多的時(shí)間花在 QVIP 上，以驗(yàn)證他們的設(shè)計(jì)在功能上是否正確。　　EZ-VIP 包由 QVIP 配置軟件、一個(gè) VIP 調(diào)通服務(wù)包和一個(gè)全新的 EZ-VIP API 組成。其中，QVI
關(guān)鍵字： Mentor Graphics FPGA

【從零開始走進(jìn)FPGA】玩轉(zhuǎn)VGA

　　一、VGA的誘惑　　首先，VGA的驅(qū)動(dòng)，這事，一般的單片機(jī)是辦不到的;由于FPGA的速度，以及并行的優(yōu)勢(shì)，加上可現(xiàn)場(chǎng)配置的優(yōu)勢(shì)，VGA的配置，只有俺們FPGA可以勝任，也只有FPGA可以隨心所欲地配置(當(dāng)然ARM也可以，應(yīng)用比較高吧)。　　初學(xué)者就是喜歡看炫的效果，往往會(huì)忍不住想玩。尤其玩FPGA的，沒玩VGA就感到跟單片機(jī)沒啥提升，因此VGA的驅(qū)動(dòng)也不得不講。Bingo當(dāng)年也是如此。擋不住VGA的誘惑，初學(xué)者問Bingo VGA問題的人也是灰常的多，也許一般教科書理論太強(qiáng)，實(shí)際應(yīng)用不是很身后
關(guān)鍵字： VGA FPGA

中國(guó)PCB產(chǎn)業(yè)“大而不強(qiáng)”困境如何破？

　　這兩年，受全球經(jīng)濟(jì)變化多端的影響，全球印制板2013年度增幅“基本持平”(CPCA)、“增長(zhǎng)非常緩慢”，“增幅僅0.9%”(Prismark)。2014年度，全球PCB“持續(xù)仍有增長(zhǎng)，實(shí)在是不太容易”、“同比增幅2.3%”(Prismark)。　　但是，中國(guó)PCB行業(yè)一直在穩(wěn)步發(fā)展，在全球PCB領(lǐng)域影響越來越大。2014年，中國(guó)PCB產(chǎn)值占全球比例從上年(2013)的43.8%增
關(guān)鍵字： PCB

英特爾收購(gòu)阿爾特拉，發(fā)布向GPU的宣戰(zhàn)宣言——新FPGA

看起來效率提升了兩倍，很強(qiáng)大的樣子。
關(guān)鍵字：英特爾 FPGA

Altera宣布Stratix 10的創(chuàng)新全面刷新高端FPGA和SoC業(yè)界性能指標(biāo)記錄

　　Altera公司今天發(fā)布其Stratix® 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié)，這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實(shí)現(xiàn)全面突破，勢(shì)必將云時(shí)代的網(wǎng)絡(luò)通信技術(shù)推向又一個(gè)巔峰。　　Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架構(gòu)，由Intel® 14 nm三柵極工藝技術(shù)制造，內(nèi)核性能是前一代FPGA的2倍。業(yè)界性能最好、密度最高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU級(jí)別浮點(diǎn)計(jì)算性能和異構(gòu)
關(guān)鍵字： Altera FPGA

FPGA開發(fā)外設(shè)子板模塊電路設(shè)計(jì)詳解

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的開發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語(yǔ)言來實(shí)現(xiàn);相比于PC或單片機(jī)(無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入門較難。目前國(guó)內(nèi)有專
關(guān)鍵字： FPGA A/D

基于FPGA的915MHz射頻讀卡器設(shè)計(jì)

　　射頻識(shí)別(RFID)技術(shù)是一種非接觸式的自動(dòng)識(shí)別技術(shù)，通過射頻信號(hào)自動(dòng)識(shí)別目標(biāo)對(duì)象并獲取相關(guān)信息。通常RFID系統(tǒng)主要由應(yīng)用軟件、射頻卡以及讀卡器三部分構(gòu)成[1]。相對(duì)于低頻段的RFID系統(tǒng)，工作在860 MHz～960 MHz的超高頻段(UHF)RFID系統(tǒng)有著讀取距離遠(yuǎn)、閱讀速度快等優(yōu)點(diǎn)，是目前國(guó)際上RFID技術(shù)發(fā)展的熱點(diǎn)[2]。讀卡器的設(shè)計(jì)是RFID系統(tǒng)設(shè)計(jì)中的關(guān)鍵部分，設(shè)計(jì)方案有很多種。FPGA[3]具有開發(fā)簡(jiǎn)單、靜態(tài)可重復(fù)編程和動(dòng)態(tài)在線編程的特點(diǎn)，已經(jīng)成為當(dāng)今應(yīng)用最廣泛的可編程專用集成電路。
關(guān)鍵字： FPGA 讀卡器