fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于FPGA的PCM-FM遙測(cè)中頻接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)

本文設(shè)計(jì)實(shí)現(xiàn)了一款基于FPGA的PCM-FM遙測(cè)中頻接收機(jī)，在FPGA中實(shí)現(xiàn)遙測(cè)信號(hào)解調(diào)、位同步、幀同步等功能，系統(tǒng)碼速率、幀長、幀同步碼可靈活設(shè)置。接收機(jī)硬件結(jié)構(gòu)簡單，主要包括FPGA、ADC、電源轉(zhuǎn)換芯片、USB接口芯片等常用器件，可單板實(shí)現(xiàn)，達(dá)到低成本、小型化設(shè)計(jì)要求。性能測(cè)試表明，中頻接收機(jī)滿足設(shè)計(jì)指標(biāo)要求，目前該接收機(jī)已服務(wù)于多個(gè)項(xiàng)目。
關(guān)鍵字：遙測(cè)系統(tǒng) 中頻接收機(jī) 位同步幀同步 FPGA 201506

一種低誤碼率的ADS-B接收機(jī)的設(shè)計(jì)

針對(duì)廣播式自動(dòng)相關(guān)監(jiān)控(ADS-B)接收機(jī)存在高誤碼率的問題，設(shè)計(jì)一種基于FPGA的ADS-B接收機(jī)，通過ADC電路轉(zhuǎn)換解調(diào)后的模擬信號(hào)為數(shù)字信號(hào)，并利用FPGA的并行處理的特點(diǎn)，采用流水線方式處理ADS-B信號(hào);利用有關(guān)數(shù)字濾波和數(shù)字信號(hào)提取算法，計(jì)算得到ADS-B信息，并經(jīng)過PL2303HX發(fā)送電腦上位機(jī)中。實(shí)驗(yàn)結(jié)果證明，可以較好地完成1090MHz ES ADS-B信號(hào)的接收，實(shí)現(xiàn)了內(nèi)部數(shù)字信號(hào)濾波算法和CRC校驗(yàn)，有效地降低設(shè)備的誤碼率。
關(guān)鍵字： ADS-B FPGA 1090MHz 201506

零基礎(chǔ)學(xué)FPGA （十九）探秘SOPC

　　今天是來北京的第8天了，想想過的蠻快的，在這8天里呢，由于這邊正在開SOPC的課程，自己對(duì)這方面之前只是了解過，知道有SOPC這回事，但是從來沒有接觸過，正好有這個(gè)機(jī)會(huì)讓我蹭了幾天的課，算是對(duì)這東西有了深入的了解吧。課程講的很快，短短4天的功夫就從入門講到了我認(rèn)為比較難懂的方面，不過還好，經(jīng)過我這幾天的消化，之前也有點(diǎn)基礎(chǔ)，理解一下還是沒什么問題的，只不過讓我去操作一個(gè)有點(diǎn)難度的外設(shè)的話，我估計(jì)還得下點(diǎn)功夫了~ 　　講SOPC的郝老師跟我住一個(gè)屋，郝老師人很不錯(cuò)，也很年輕，也是個(gè)90后，這幾天跟著郝
關(guān)鍵字： FPGA SOPC

Altera推出新套件加速FPGA和SoC設(shè)計(jì)

　　Altera推出Quartus II軟體新套件--Spectra-Q。以提高下一代可程式化元件的設(shè)計(jì)效能，縮短產(chǎn)品面市時(shí)間。新產(chǎn)品能縮短編譯時(shí)間，提供通用、快速追蹤設(shè)計(jì)輸入和置入式IP整合特性，令采用現(xiàn)場(chǎng)可編程閘陣列(FPGA)和系統(tǒng)單晶片(SoC)的設(shè)計(jì)快馬加鞭，使用者可在更高抽象層級(jí)上設(shè)計(jì)與實(shí)現(xiàn)，大幅縮短設(shè)計(jì)時(shí)間。　　Altera軟體和IP市場(chǎng)資深總監(jiān)Alex Grbic表示，F(xiàn)PGA和SoC具有數(shù)百萬個(gè)邏輯單元的元件，支援幾百種介面的通訊協(xié)定，提供新的硬式核心功能模組，提高元件的功能，因此須
關(guān)鍵字： Altera FPGA

Altera經(jīng)過認(rèn)證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計(jì)

　　Altera公司(NASDAQ: ALTR)今天宣布，為使用Altera現(xiàn)場(chǎng)可編程門陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級(jí)3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。　　在工業(yè)安全強(qiáng)制要求下，工業(yè)設(shè)備必須經(jīng)過認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言，這類產(chǎn)品必
關(guān)鍵字： Altera FPGA

Altera經(jīng)過認(rèn)證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計(jì)

　　Altera公司今天宣布，為使用Altera現(xiàn)場(chǎng)可編程門陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級(jí)3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。　　在工業(yè)安全強(qiáng)制要求下，工業(yè)設(shè)備必須經(jīng)過認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言，這類產(chǎn)品必須符合IEC 61508
關(guān)鍵字： Altera FPGA

易于工程實(shí)現(xiàn)的脈沖信號(hào)實(shí)時(shí)測(cè)頻算法

　　脈沖信號(hào)是現(xiàn)代雷達(dá)主要采用的信號(hào)形式，脈沖信號(hào)頻率測(cè)量是雷達(dá)偵察中不可或缺的環(huán)節(jié)，對(duì)雷達(dá)對(duì)抗起著重要的作用。數(shù)字化處理是雷達(dá)對(duì)抗系統(tǒng)發(fā)展的趨勢(shì)之一，常用的數(shù)字測(cè)頻方法包括過零點(diǎn)檢測(cè)法、相位差分法、快速傅里葉變換( FFT)法和現(xiàn)代譜估計(jì)法。其中FFT法工程可實(shí)現(xiàn)性強(qiáng)，實(shí)時(shí)性好，且適用于寬帶偵收，因此在工程中得到廣泛應(yīng)用。　　本文以時(shí)寬較短( 0. 2～1μs)的正弦波脈沖信號(hào)為研究對(duì)象，分析了傳統(tǒng)FFT測(cè)頻法的不足之處，從工程應(yīng)用角度分析了提高測(cè)頻精度的改進(jìn)方法，并提出了基于FPGA的全數(shù)字
關(guān)鍵字：脈沖信號(hào) FPGA

PCB層級(jí)中時(shí)序交錯(cuò)式超高速ADC解決方案

　　運(yùn)用時(shí)序交錯(cuò)式類比數(shù)位轉(zhuǎn)換器(timeinterleavedADC)在每秒高達(dá)數(shù)十億次的同步取樣類比訊號(hào)是一個(gè)技術(shù)上的挑戰(zhàn)，除此之外，對(duì)於混合訊號(hào)電路的設(shè)計(jì)也需要非常謹(jǐn)慎小心?；旧希瑫r(shí)序交錯(cuò)的目標(biāo)是利用轉(zhuǎn)換器數(shù)目與取樣頻率相乘而不影響解析度以及動(dòng)態(tài)的效能。　　本文將探討運(yùn)用時(shí)序交錯(cuò)式類比數(shù)位轉(zhuǎn)換器時(shí)所出現(xiàn)的技術(shù)挑戰(zhàn)，并對(duì)此提供實(shí)用的系統(tǒng)設(shè)計(jì)解決方案。本文也將說明可以解決目前已知問題的創(chuàng)新元件的特色及設(shè)計(jì)技術(shù)。同時(shí)利用快速傅立葉轉(zhuǎn)換(FFT)計(jì)算法算出7GSPS速率及兩個(gè)轉(zhuǎn)換器晶片在「交錯(cuò)解決方案
關(guān)鍵字： PCB ADC

貼片機(jī)工作原理

　　導(dǎo)讀：貼片機(jī)，顧名思義，就是將一種元器件粘貼到一種器械上的設(shè)備，但是貼片機(jī)的工作原理是怎么樣的呢?下面我們就一起來探討一下吧～～～ 1.貼片機(jī)工作原理--簡介　　貼片機(jī)，又稱“貼裝機(jī)”、“表面貼裝系統(tǒng)”，它配置在點(diǎn)膠機(jī)或絲網(wǎng)印刷機(jī)之后，是通過移動(dòng)貼裝頭把表面貼裝元器件準(zhǔn)確地放置PCB焊盤上的一種設(shè)備。它是用來實(shí)現(xiàn)高速、高精度地貼放元器件的設(shè)備，是整個(gè)SMI、生產(chǎn)中最關(guān)鍵、最復(fù)雜的設(shè)備。主要分為手動(dòng)和全自動(dòng)兩種。 2.貼片機(jī)工作原理--結(jié)構(gòu)功能
關(guān)鍵字：貼片機(jī) PCB ATCA 貼片機(jī)工作原理

小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼鐘（上）

　　一、實(shí)驗(yàn)?zāi)康? 　　實(shí)現(xiàn)數(shù)碼時(shí)鐘的功能，要求能夠進(jìn)行24時(shí)制時(shí)、分、秒的顯示，并能夠通過按鍵調(diào)整時(shí)間。　　二、實(shí)驗(yàn)原理　　通過對(duì)系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù)，獲得1S的標(biāo)準(zhǔn)信號(hào)，再以該信號(hào)為基礎(chǔ)，進(jìn)行時(shí)、分、秒的計(jì)數(shù)，通過數(shù)碼管將該計(jì)數(shù)值顯示出來，即可實(shí)現(xiàn)數(shù)字鐘的功能。同時(shí)可以使用獨(dú)立按鍵對(duì)時(shí)、分、秒計(jì)數(shù)器的初始值進(jìn)行設(shè)置，即可實(shí)現(xiàn)時(shí)間的設(shè)定。　　三、硬件設(shè)計(jì) 　　本實(shí)驗(yàn)硬件電路簡單，用到了8個(gè)數(shù)碼管和4個(gè)獨(dú)立按鍵。硬件電路如下：　　　　圖3-1 數(shù)字鐘電路　　
關(guān)鍵字： FPGA 數(shù)碼鐘

微帶線和帶狀線設(shè)計(jì)

　　作為包括這些計(jì)算的示例，一塊雙層板可能用20 mil寬(W)、1盎司(T=1.4)的銅走線，并由10 mil (H) FR-4 (--εr= 4.0)的介電材料分離。結(jié)果，該微帶線的阻抗為50 Ω左右。對(duì)于其他標(biāo)準(zhǔn)阻抗(如75Ω的視頻標(biāo)準(zhǔn)阻抗)，使"W"調(diào)整為8.3 mil左右即可。　　微帶線設(shè)計(jì)的一些指導(dǎo)原則　　本例涉及到一個(gè)有趣且微妙的要點(diǎn)。參考文獻(xiàn)2討論了與微帶PCB阻抗相關(guān)的有用指導(dǎo)原則。若介電常數(shù)為4.0 (
關(guān)鍵字：微帶線 PCB

14篇EMI（電磁干擾）的實(shí)際應(yīng)用案例和技術(shù)文獻(xiàn)

　　電磁干擾(Electromagnetic Interference 簡稱EMI)，直譯是電磁干擾。這是合成詞，我們應(yīng)該分別考慮"電磁"和"干擾"。是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合(干擾)到另一個(gè)電網(wǎng)絡(luò)。　　電源技巧：一個(gè)小小的疏忽就會(huì)毀掉EMI性能　　來自離線開關(guān)電源開關(guān)節(jié)點(diǎn)的100fF電容會(huì)導(dǎo)致超出規(guī)范要求的EMI簽名。這種電容量只需寄生元件便可輕松實(shí)現(xiàn)，例如對(duì)漏極連
關(guān)鍵字： FPGA SMPS

IC芯片對(duì)EMI設(shè)計(jì)的影響

　　電磁兼容設(shè)計(jì)通常要運(yùn)用各項(xiàng)控制技術(shù)，一般來說，越接近EMI源，實(shí)現(xiàn)EM控制所需的成本就越小。PCB上的集成電路芯片是EMI最主要的能量來源，因此，如果能夠深入了解集成電路芯片的內(nèi)部特征，可以簡化PCB和系統(tǒng)級(jí)設(shè)計(jì)中的EMI控制。　　在考慮EMI控制時(shí)，設(shè)計(jì)工程師及PCB板級(jí)設(shè)計(jì)工程師首先應(yīng)該考慮IC芯片的選擇。集成電路的某些特征如封裝類型、偏置電壓和芯片的：工藝技術(shù)(例如CMoS、ECI)等都對(duì)電磁干擾有很大的影響。下面將著重探討IC對(duì)EMI控制的影響。　　集成電路EMI來源　　PCB中集
關(guān)鍵字： EMI PCB

如何解決多層PCB設(shè)計(jì)時(shí)的EMI

　　解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計(jì)等。本文從最基本的PCB布板出發(fā)，討論P(yáng)CB分層堆疊在控制EMI輻射中的作用和設(shè)計(jì)技巧。　　電源匯流排　　在 IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應(yīng)的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動(dòng)IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會(huì)形成電壓降，這些瞬態(tài)
關(guān)鍵字： PCB EMI

駿龍推出Altera MAX 10 FPGA的物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案

　　近日，技術(shù)分銷商駿龍科技公司發(fā)布了基于Altera MAX 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案。　　MAX 10 FPGA是Altera新的第10代產(chǎn)品成員之一(注：其他第10代產(chǎn)品是Arria 10和Stratix 10)，采用55nm臺(tái)積電工藝制造。MAX10的定位介于CPLD(例如Altera的MAX V系列)與FPGA(例如Altera的低端FPGA—Cyclone V)之間，相比CPLD增加了Flash(閃存);相比Cyclone V缺少收發(fā)器
關(guān)鍵字：駿龍 FPGA MCU 物聯(lián)網(wǎng) 201505