fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于FPGA的電力諧波檢測設(shè)計

　　基于FFT算法的電力系統(tǒng)諧波檢測裝置，大多采用DSP芯片設(shè)計。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計的一種CPU，運(yùn)算能力很強(qiáng)，速度很快;但是其順序執(zhí)行的模式限制了其進(jìn)行FFT運(yùn)算的速度。而現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array, FPGA)在近年來獲得了突飛猛進(jìn)的發(fā)展，目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺之一。與DSP相比，F(xiàn)PGA最大的優(yōu)勢就是可以進(jìn)行并行計算。在進(jìn)行FFT 這類并行運(yùn)算為主的算法時，采用FPGA的優(yōu)勢不言而喻。用FPGA實(shí)現(xiàn)FFT算法進(jìn)行諧波檢測成為
關(guān)鍵字： Xilinx FPGA DSP

基于CPLD的LED點(diǎn)陣顯示控制器

　　現(xiàn)場可編程器件(FPGA和CPLD)等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計方法，使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關(guān)系，可直接對安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡化了系統(tǒng)設(shè)計，減小了系統(tǒng)規(guī)模，縮短設(shè)計周期，降低了生產(chǎn)設(shè)計成本，從而給電子產(chǎn)品的設(shè)計和生產(chǎn)帶來了革命性的變化。　　1、系統(tǒng)結(jié)構(gòu)及工作原理　　LED點(diǎn)陣顯示控制的傳統(tǒng)方式是采用單片機(jī)或系統(tǒng)機(jī)作為CPU來實(shí)現(xiàn)，當(dāng)系統(tǒng)顯示的信息比較多時，由于單片機(jī)的輸入/輸出端口(I/O)
關(guān)鍵字： CPLD LED FPGA

基于FPGA的LED點(diǎn)陣顯示字符設(shè)計

　　隨著社會的發(fā)展和信息時代對各類信息快速發(fā)布的需要，許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮，廣泛采用LED 電子顯示屏顯示產(chǎn)品，此類多媒體顯示系統(tǒng)通過一定的控制方式，用于顯示文字、圖形、圖像、動畫、股市行情等各種信息以及電視、錄像、DVD 等信號，是交通指揮引導(dǎo)、部隊作戰(zhàn)、電力部門、公共場所進(jìn)行企業(yè)形象宣傳、信息發(fā)布和精神文明建設(shè)的有效工具和良好窗口。　　采用現(xiàn)場可編程邏輯器件( FPGA) 作為控制器，選擇合適的器件，利用器件豐富的I/O 口、內(nèi)部邏輯和連線資源，
關(guān)鍵字： FPGA LED ALTERA

基于FPGA的LCD顯示遠(yuǎn)程更新的設(shè)計方案及原理圖

　　一設(shè)計概述　　1.1目標(biāo)領(lǐng)域和主要應(yīng)用　　如今，交通在現(xiàn)代人的生活中所占比重越來越重要。如何安全，高效的利用道路資源是每個人都要面對的問題。現(xiàn)有車載GPS導(dǎo)航只能查看到道路走向信息，卻不能查看到道路上的各種突發(fā)情況，比如交通事故、堵車現(xiàn)象、交通臨時管制、禁止部分車輛通行、臨時禁止左右轉(zhuǎn)、道路維修、道路更改的情況。這時如果有能夠?qū)崟r更新并對外發(fā)布和顯示交通信息、道路狀況信息和設(shè)施狀況等，能起到減少堵塞程度，提高道路通行能力的作用。也間接提高了交通運(yùn)輸，人們出行的效率。　　該項(xiàng)目是基于FPG
關(guān)鍵字： FPGA LCD GPS

紅板與奧寶科技達(dá)成Nuvogo800直接成像系統(tǒng)訂購協(xié)議

　　2014年12月3日–奧寶科技今日宣布中國印刷電路板(PCB)制造商紅板有限公司,選擇奧寶科技最新Nuvogo800直接成像系統(tǒng),以提升應(yīng)用于移動電話HDI的PCB批量生產(chǎn)能力與準(zhǔn)確性。這也是奧寶科技售出的第一千套直接成像(DI)系統(tǒng)。　　Nuvogo800是新一代的成像系統(tǒng)解決方案,幾乎能夠應(yīng)用于所有種類感光膜曝光,為PCB制造商提供最大的靈活性。Nuvogo800由MultiWaveTechnology技術(shù)產(chǎn)生出多波長激光束，提升曝光品質(zhì)，達(dá)成最佳成像結(jié)構(gòu)及成像精度。因此制造商可以
關(guān)鍵字：紅板奧寶科 PCB

掀起PCB板電磁相容的“蓋頭”之二

　　“變化的電場產(chǎn)生變化的磁場，變化的磁場產(chǎn)生變化的電場”這就是電磁波產(chǎn)生和傳輸?shù)脑?。由于變化的電流在其流?jīng)的線路上有磁通量的變化而產(chǎn)生的變化的磁場，因?yàn)檫@引入了電磁干擾是我們電子工程師最頭疼的事。那么從根源上來說控制線路板的磁通量就是預(yù)防電路板電磁干擾的重要手段。　　在我們畫板子的時候，經(jīng)常聽到一句話就是使回路盡量變小?，F(xiàn)在來看下簡單的解釋。　　如上圖左側(cè)的PCB走線示意圖，利用電磁場知識可以知道(如果走線回路的信號頻率夠高)，那么這個板子就成了一個很好的天線，線路板設(shè)
關(guān)鍵字： PCB 電磁干擾

PCB設(shè)計中的電源信號完整性的考慮

　　在電路設(shè)計中，一般我們很關(guān)心信號的質(zhì)量問題，但有時我們往往局限在信號線上進(jìn)行研究，而把電源和地當(dāng)成理想的情況來處理，雖然這樣做能使問題簡化，但在高速設(shè)計中，這種簡化已經(jīng)是行不通的了。盡管電路設(shè)計比較直接的結(jié)果是從信號完整性上表現(xiàn)出來的，但我們絕不能因此忽略了電源完整性設(shè)計。因?yàn)殡娫赐暾灾苯佑绊懽罱KPCB板的信號完整性。電源完整性和信號完整性二者是密切關(guān)聯(lián)的，而且很多情況下，影響信號畸變的主要原因是電源系統(tǒng)。例如，地反彈噪聲太大、去耦電容的設(shè)計不合適、回路影響很嚴(yán)重、多電源/地平面的分割不好、地
關(guān)鍵字： PCB 去耦電容

多層板PCB設(shè)計時的EMI解決

　　解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計等。本文從最基本的PCB布板出發(fā)，討論P(yáng)CB分層堆疊在控制EMI輻射中的作用和設(shè)計技巧。　　電源匯流排　　在IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由於電容呈有限頻率響應(yīng)的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態(tài)電
關(guān)鍵字： PCB EMI

基于fpga二維小波變換核的實(shí)時可重構(gòu)電路

　　項(xiàng)目背景及可行性分析　　2.1 項(xiàng)目名稱及摘要：　　基于fpga二維小波變換核的實(shí)時可重構(gòu)電路　　現(xiàn)場可編程門陣列為可進(jìn)化設(shè)計提供了一個理想的模板。FPGAs 提供了一個硬件環(huán)境，這個環(huán)境可將邏輯物理實(shí)現(xiàn)和布線資源按照為了特定功能所配置的比特流而重新組織構(gòu)建起來。 RTR設(shè)計工具繞過傳統(tǒng)的fpga綜合以及比特流生成過程使可進(jìn)化設(shè)計成為可能. JBits工具套裝就為在Xilinx 的Virtex系列和4000系列設(shè)備上進(jìn)行RTR設(shè)計提供了一個設(shè)計環(huán)境。　　這個項(xiàng)目旨在利用J
關(guān)鍵字： fpga 小波變換 IP核

FPGA研發(fā)之道（25）-管腳

　　管腳是FPGA重要的資源之一，F(xiàn)PGA的管腳分別包括，電源管腳，普通I/O，配置管腳，時鐘專用輸入管腳GCLK等。　　(1)電源管腳：　　通常來說： FPGA內(nèi)部的電壓包括內(nèi)核電壓和I/O電壓。　　1.內(nèi)核電壓：即FPGA內(nèi)部邏輯的供電。通常會較I/O電壓較低，隨著FPGA的工藝的進(jìn)度，F(xiàn)PGA的內(nèi)核電壓逐漸下降，這也是降低功耗的大勢所趨。　　2.I/O電壓 (Bank的參考電壓)。每個BANK都會有獨(dú)立的I/O電壓輸入。也就是每個BANK的參考電壓設(shè)定后，本BANK上所有I/O的電平
關(guān)鍵字： FPGA GCLK

FPGA研發(fā)之道（24）-控制（下）

　　首先依次回答上篇提出的幾個問題：　　第一個問題：如何避免狀態(tài)機(jī)產(chǎn)生lacth 示例如下，通過在always(*)語句塊中，添加默認(rèn)賦值，ns_state = cs_state; 　　always@(*) 　　ns_state = cs_state; 　　case(cs_state) 　　idle : 　　if(start) 　　ns_state = op1_state; 　　op0_state : 　　if(op0_over) 　　ns_state = op1_state; 　
關(guān)鍵字： FPGA 狀態(tài)機(jī)

FPGA研發(fā)之道(23)-控制（上）

　　本質(zhì)上說，F(xiàn)PGA的模塊設(shè)計就是將輸入轉(zhuǎn)化成想要得到的輸出結(jié)果。而除了某些簡單模塊，即在當(dāng)拍內(nèi)完成，即將輸入進(jìn)行邏輯操作后，再輸出。(如簡單加法器等)。其余大部分的設(shè)計需要通過時序邏輯和組合邏輯混合實(shí)現(xiàn)，時序邏輯帶來就是延遲起效的問題，舉例說，如實(shí)現(xiàn)某個信號(start)起效后，接下來五個周期需要分別進(jìn)行五種操作，分別是op0,op1,op2,op3,op4 等等。如何進(jìn)行控制，這就是每個工程師要面對的問題。　　對于簡單控制，分別可以采用計數(shù)和移位寄存器的方式來解決問題。而對于較為復(fù)雜的控制，則需
關(guān)鍵字： FPGA 狀態(tài)機(jī) 計數(shù)器

FPGA研發(fā)之道(22)-交換矩陣

　　如果在FPGA設(shè)計中，需要多端口，大數(shù)據(jù)量的交換，那么交換矩陣則是一個不錯的實(shí)現(xiàn)方案。交換矩陣使用的目的主要有幾個，一，靈活的端口轉(zhuǎn)發(fā)。通過交換矩陣靈活實(shí)現(xiàn)數(shù)據(jù)流的靈活交換，減少外部負(fù)責(zé)控制。二，高效的轉(zhuǎn)發(fā)效率，交換矩陣能夠?qū)崿F(xiàn)通常單一總線不能達(dá)到的轉(zhuǎn)發(fā)效率，滿足高吞吐量的系統(tǒng)的需要。三，系統(tǒng)設(shè)計以交換矩陣為中心，便于IP集成和模塊復(fù)用。　　交換矩陣的實(shí)現(xiàn)方案較為復(fù)雜，最早的交換沿襲了共享總線式的架構(gòu)，因此對于某個端口需要傳輸，則其他端口只能阻塞，等待總線空閑后再進(jìn)行傳輸。而交換矩陣則是一個全互
關(guān)鍵字： FPGA 交換矩陣

采用 6.25mm x 6.25mm LGA 封裝的超薄 1.8mm、3A μModule穩(wěn)壓器

　　凌力爾特公司 (Linear Technology Corporation) 推出 3A 微型模塊 (µModule®) 降壓型穩(wěn)壓器 LTM4623，該器件采用超薄 1.8mm 扁平 LGA 封裝，占板面積僅為 6.25mm x 6.25mm。加上焊膏后，該封裝高度低于 2mm，可滿足很多 PCIe (高速外設(shè)組件互連)、面向嵌入式計算系統(tǒng) AdvancedTCA 載波卡的 Advanced Mezzanine Card (AMC) 等的高度限制。占板面積小和高度扁平能使 LTM
關(guān)鍵字：凌力爾特 LTM4623 PCB

基于MPSoC的以太網(wǎng)接口設(shè)計與實(shí)現(xiàn)

　　研究了以太網(wǎng)在多核系統(tǒng)中的數(shù)據(jù)通訊，設(shè)計了以太網(wǎng)IP核到MPSoC網(wǎng)絡(luò)資源的硬件接口。闡述了設(shè)計中各模塊的實(shí)現(xiàn)功能和設(shè)計方法，通過仿真和FPGA驗(yàn)證結(jié)果表明，以太網(wǎng)接口數(shù)據(jù)通訊具有實(shí)時和高吞吐率。實(shí)現(xiàn)了多核系統(tǒng)與網(wǎng)絡(luò)數(shù)據(jù)的信息傳遞，硬件設(shè)計結(jié)構(gòu)簡單、性能穩(wěn)定可靠。　　隨著電子信息技術(shù)發(fā)展，網(wǎng)絡(luò)通信在日常生活中應(yīng)用越來越廣泛，以太網(wǎng)技術(shù)經(jīng)歷了10 Mbit·s-1到10 Gbit·s-1的發(fā)展歷程。當(dāng)前電子設(shè)備網(wǎng)絡(luò)化、多媒體技術(shù)、數(shù)字圖像處理技術(shù)成為研究的熱點(diǎn)，片上多核系
關(guān)鍵字： MPSoC 以太網(wǎng) FPGA