verilog hdl 文章進(jìn)入verilog hdl技術(shù)社區(qū)

Verilog HDL獨(dú)家程序設(shè)計(jì)經(jīng)驗(yàn)分享

對(duì)于Verilog HDL的初學(xué)者，經(jīng)常會(huì)對(duì)語法中的幾個(gè)容易混淆的地方產(chǎn)生困惑。下面列出幾個(gè)常見問題和解決它們的小竅門。1.“=”和“=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
關(guān)鍵字： Verilog HDL 家程序設(shè)計(jì)

Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)

Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可以
關(guān)鍵字： Verilog HDL 基礎(chǔ)教程程序

ISE入門三部曲

本著方便后來人，不用那么苦逼的去看英文資料，可以更快的入門，同時(shí)也為了這接近一年的時(shí)間天天寫Verilog作結(jié)，馬上就要去上一年課了，不用再寫代碼，也不用再熬夜咯。為了方便闡述，以一個(gè)簡單的8路選擇器作為例子。
關(guān)鍵字： ISE 8路選擇器 Verilog 工程建立入門常見錯(cuò)誤

FPGA設(shè)計(jì)經(jīng)驗(yàn)談

從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間。至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表，搶答器，密碼鎖等實(shí)驗(yàn)時(shí)，那個(gè)興奮勁。當(dāng)時(shí)由于沒有接觸到HDL硬件描述語言，設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。
關(guān)鍵字： FPGA EDA VHDL Verilog 時(shí)鐘 IP核

玩轉(zhuǎn)FPGA必備基礎(chǔ)

通過論壇里如火如荼的FPGA DIY活動(dòng)就能看出來FPGA必然是現(xiàn)今的技術(shù)熱點(diǎn)之一。無論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門。網(wǎng)絡(luò)上各種開發(fā)板、培訓(xùn)班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來。
關(guān)鍵字： FPGA HDL Altera Xilinx DIY

U盤SoC的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)和實(shí)現(xiàn)了U盤SoC。本系統(tǒng)包括USB CORE和已驗(yàn)證過的CPU核、Nandflash、UDC_Control等模塊，模塊間通過總線進(jìn)行通信。其中USB CORE為本文設(shè)計(jì)的重點(diǎn)，用Verilog HDL語言實(shí)現(xiàn)，同時(shí)并為此設(shè)計(jì)搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗(yàn)證。
關(guān)鍵字： U盤片上系統(tǒng) USB Verilog HDL

電路設(shè)計(jì)模塊化與設(shè)計(jì)重利用

摘要：本文主要介紹了在Cadence Board Design System上實(shí)現(xiàn)電路設(shè)計(jì)模塊化與設(shè)計(jì)重利用的設(shè)計(jì)方法。
關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

隨著電路設(shè)計(jì)復(fù)雜程度的增加，設(shè)計(jì)
關(guān)鍵字： Cadence Concept&mdash HDL 原理圖子電路模塊化層次化

基于SATAII協(xié)議的CRC32并行算法的研究

在介紹CRC校驗(yàn)原理和傳統(tǒng)CRC32串行比特算法的基礎(chǔ)上，由串行比特型算法推導(dǎo)出一種CRC32并行算法、并結(jié)合SATAⅡ協(xié)議的要求，完成了SATAⅡ主控制器設(shè)計(jì)中CRC生成與校驗(yàn)?zāi)K的設(shè)計(jì)。最后通過在ISE平臺(tái)上編寫Verilog硬件描述語言，對(duì)SATA協(xié)議中幀結(jié)構(gòu)數(shù)據(jù)進(jìn)行仿真，驗(yàn)證該CRC32并行算法能夠滿足SATA接口實(shí)時(shí)處理的要求。
關(guān)鍵字： CRC32 并行算法 SATA Verilog

8位無符號(hào)數(shù)乘法運(yùn)算HDL設(shè)計(jì)實(shí)例

原理分析加減乘除是運(yùn)算的基礎(chǔ)，也是我們在小學(xué)課堂里的重點(diǎn)必修課。乘除運(yùn)算雖然對(duì)于我們今天來說還是小菜一碟，讓計(jì)算機(jī)做起來也是九牛一毛不足掛齒，但是要真探究一下計(jì)算機(jī)是如何完乘除運(yùn)算的，可還真有
關(guān)鍵字： HDL 8位符號(hào) 乘法運(yùn)算

Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

1 引言近30年來，由于微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后，電子系統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式。可以說
關(guān)鍵字： Verilog FPGA CPLD HDL

Verilog按鍵消抖的理解

按鍵在按下時(shí)會(huì)產(chǎn)生抖動(dòng)，釋放時(shí)也會(huì)產(chǎn)生抖動(dòng)，所以在設(shè)計(jì)鍵盤掃描程序時(shí)必須考慮按鍵的消抖，我們一般只考慮按下 ...
關(guān)鍵字： Verilog 按鍵消抖延時(shí)

Verilog代碼命名六大黃金規(guī)則

Verilog代碼命名六大黃金規(guī)則,關(guān)于Verilog代碼中命名的六大黃金規(guī)則?！　?. 系統(tǒng)級(jí)信號(hào)的命名?！　∠到y(tǒng)級(jí)信號(hào)指復(fù)位信號(hào)，置位信號(hào)，時(shí)鐘信號(hào)等需要輸送到各個(gè)模塊的全局信號(hào)；系統(tǒng)信號(hào)以字符串Sys開頭?！　?. 低電平有效的信號(hào)后一律加下劃線
關(guān)鍵字：黃金規(guī)則六大命名代碼 Verilog

基于串口通訊的Verilog設(shè)計(jì)

1 串口通信基本特點(diǎn)隨著多微機(jī)系統(tǒng)的應(yīng)用和微機(jī)網(wǎng)絡(luò)的發(fā)展，通信功能越來越顯得重要。串行通信是在一根傳輸線上一位一位地傳送信息.這根線既作數(shù)據(jù)線又作聯(lián)絡(luò)線。串行通信作為一種主要的通信方式，由于所用的傳輸線少
關(guān)鍵字： Verilog 串口通訊

基于Verilog HDL語言的32X8 FIFO設(shè)計(jì)

摘要:介紹了FIFO的基本概念、設(shè)計(jì)方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲(chǔ)器的交替讀、寫機(jī)制,實(shí)現(xiàn)了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫的能力,完全基于Verilog HDL語言實(shí)現(xiàn)了電路功能
關(guān)鍵字： Verilog 32X8 FIFO HDL

基于Verilog HDL語言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

摘要：在此利用VerilogHDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄...
關(guān)鍵字： CAN總線控制器 FPGA Verilog HDL

共202條 9/14 |‹ « 5 6 7 8 9 10 11 12 13 14 »

verilog hdl介紹

Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。　　Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由Gateway Design Aut [ 查看詳細(xì) ]