臺積電計劃2030年量產(chǎn)1nm，單個封裝可集成1萬億個晶體管！

12月28日消息，據(jù)外媒tomshardware報道，晶圓代工大廠臺積電在IEDM大會上分享了其最新的Roadmap，計劃在2023年推出1nm級的A10制程，實現(xiàn)單個芯片上集成200億個晶體管，并依托于先進封裝技術，實現(xiàn)單個封裝上集成1萬億個晶體管的目標。

具體來說，根據(jù)臺積電的計劃，首先會在2025年量產(chǎn)2nm級的N2制程，2026年左右量產(chǎn)N2P制程，屆時將會采用新的通道材料、EUV、金屬氧化物ESL、自對齊線w / Flexible Space、低損傷/硬化Low-K & 新型銅填充等技術，將實現(xiàn)單顆芯片集成超過1000億個晶體管，同時借助先進的3D封裝技術，實現(xiàn)單個封裝集成超過5000個晶體管。

在2027年之后，臺積電還將量產(chǎn)1.4nm級的A14制程，2030年將量產(chǎn)1nm級的A10制程，實現(xiàn)單芯片集成超過2000億個晶體管，借助3D封裝技術，實現(xiàn)單個封裝內集成超過1萬億個晶體管。

雖然近年來，摩爾定律的推進持續(xù)放緩，但是臺積電深信，隨著2nm、1.4nm和1nm制程推出，未來五六年內，半導體芯片仍能在性能、功耗和晶體管密度進一步提升。

目前市場上最復雜的單片處理器之一就是英偉達（Nvidia）的GH100，擁有800億個晶體管。臺積電表示，不久將出現(xiàn)更復雜的單晶片，晶體管數(shù)量將超過1000億個，但制程上會越來越復雜，成本也會變高，因此許多公司會選擇多芯片封裝設計，如AMD MI300X和英特爾Ponte Vecchio就由幾十個芯片組成。

編輯：芯智訊-浪客劍