臺積電宣布發(fā)展20納米工藝

　　TSMC于美西時間13日在美國加州圣荷西市舉行技術(shù)研討會，會中宣布將跳過22納米工藝，直接發(fā)展20納米工藝。此系基于「為客戶創(chuàng)造價值」而作的決定，提供客戶一個更可行的先進(jìn)工藝選擇。

　　此次技術(shù)研討會有1,500位客戶及合作廠商代表參加，TSMC研究發(fā)展資深副總經(jīng)理蔣尚義在會中表示，TSMC20納米工藝將比22納米工藝擁有更優(yōu)異的閘密度(gate density)以及芯片性價比，為先進(jìn)技術(shù)芯片的設(shè)計人員提供了一個可靠、更具競爭優(yōu)勢的工藝平臺。此外，20納米工藝預(yù)計于2012年下半開始導(dǎo)入生產(chǎn)。

　　TSMC20納米工藝系在平面電晶體結(jié)構(gòu)工藝(planar process)的基礎(chǔ)上采用強化的高介電值/金屬閘(high-k metal gate)、創(chuàng)新的應(yīng)變硅晶(strained silicon)與低電阻/超低介電值銅導(dǎo)線(low-resistance copper ultra-low-k interconnect)等技術(shù)。同時，在其他電晶體結(jié)構(gòu)工藝方面，例如鰭式場效電晶體(FinFet)及高遷移率(high-mobility)元件，也展現(xiàn)了刷新記錄的可行性(feasibility)指標(biāo)結(jié)果。

　　從技術(shù)層面來看，由于已經(jīng)具備了創(chuàng)新微影技術(shù)以及必要的布局設(shè)計能力，TSMC因此決定直接導(dǎo)入20納米工藝。

　　然而，蔣資深副總指出，在先進(jìn)工藝技術(shù)的開發(fā)上，我們已經(jīng)面臨一個關(guān)鍵時刻，也就是必須主動積極地考量其投資回報率，并且需要打破僅考慮技術(shù)層面的思維模式;我們必須通過與客戶密切合作以及在資源整合與最佳化方面的創(chuàng)新，同時解決來自技術(shù)及經(jīng)濟(jì)層面的挑戰(zhàn)。