新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 臺(tái)積電宣布已開發(fā)出22/20nm Finfet雙門立體晶體管制程

臺(tái)積電宣布已開發(fā)出22/20nm Finfet雙門立體晶體管制程

作者: 時(shí)間:2010-09-24 來(lái)源:cnBeta 收藏

  據(jù)electronicsweekly網(wǎng)站報(bào)道,公司近日宣稱已經(jīng)開發(fā)出一套采用Finfet雙門技術(shù)制作的高性能22/ CMOS制程,并已經(jīng)采用這種制程造出了面積僅0.1平方微米的SRAM單元(內(nèi)含6個(gè)CMOS微晶體管),據(jù)稱這種制程生產(chǎn)的芯片產(chǎn)品在0.45V工作 電壓條件下的信號(hào)噪聲僅為0.09V。

本文引用地址:http://butianyuan.cn/article/112921.htm

  這種Finfet制程技術(shù)采用了雙外延(dual-epitaxy)和多重硅應(yīng)變(multiple stressors,指應(yīng)用多種應(yīng)力源增強(qiáng)溝道載流子遷移率的技術(shù))技術(shù),宣稱該制程生產(chǎn)出來(lái)的產(chǎn)品,不論是采用n型還是p型溝道的型號(hào),其性能均“十分卓越”,其導(dǎo)通電流可分別達(dá)1200/1100uA/um,管子關(guān)閉時(shí)的漏電流則均僅100nA/um。

  除了采用FinFET技術(shù)之外,這種新制程還采用了較先進(jìn)的193nm沉浸式光刻技術(shù),漏源級(jí)嵌入SiGe層溝道硅應(yīng)變技術(shù)(從SiGe的名稱上看,應(yīng)該是僅針對(duì)P型溝道Fin),并采用了HKMG(高K絕緣層+金屬柵極)工藝。

  今年12月份,將在屆時(shí)召開的IEDM大會(huì)上公布這種制程技術(shù)的細(xì)節(jié)。

  有關(guān)Finfet,以及立體型晶體管與常規(guī)平面型晶體管區(qū)別的詳細(xì)介紹,讀者可閱讀本站的這篇文章進(jìn)行了解。



關(guān)鍵詞: 臺(tái)積電 立體晶體管 20nm

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉