RapidIO技術(shù)測(cè)試思路

　　圖4：串行RapidIO模板定義

　　圖5：串行RapidIO測(cè)試結(jié)果示例(使用安捷倫基于示波器的自動(dòng)測(cè)試軟件)

　　RapidIO互連通道測(cè)試

　　物理層結(jié)構(gòu)正日益成為高速數(shù)字系統(tǒng)性能的瓶頸。在較低的信號(hào)速率時(shí)，這些互連的電

　　長(zhǎng)度很短，驅(qū)動(dòng)器和接收機(jī)一般是導(dǎo)致信號(hào)完整性問題的最主要因素。但隨著時(shí)鐘速率、總

　　線速率及鏈路速率突破每秒千兆大關(guān)，物理層特性測(cè)試正變得日益關(guān)鍵。

　　時(shí)域分析一般用來描述這些物理層結(jié)構(gòu)的特征，但通常情況下，設(shè)計(jì)人員在測(cè)試時(shí)往往

　　只考慮器件工作在其被期望的工作模式上時(shí)的情況。為了獲得一個(gè)完整的時(shí)域信息，必須要

　　測(cè)試反射和傳輸(TDR和TDT)中的階躍和脈沖相應(yīng)。

　　為了全面描述物理層結(jié)構(gòu)的特征，還必須進(jìn)行頻域分析。S參數(shù)模型說明了這些數(shù)字電

　　路結(jié)構(gòu)所展示出來的模擬特點(diǎn)包括：不連續(xù)點(diǎn)反射、頻率相關(guān)損耗、串?dāng)_和EMI等性能。

　　為使設(shè)備性能符合標(biāo)準(zhǔn)，眼圖增加了重要的統(tǒng)計(jì)分析功能。為利用全面特性檢定技術(shù)改

　　善仿真能力，可以采用基于測(cè)試結(jié)果的S參數(shù)或RLCG模型提取技術(shù)。

　　隨著在多種工作模式下進(jìn)行數(shù)字和模擬綜合分析(時(shí)域和頻域)變得越來越重要，要完

　　成這些測(cè)試功能，通常需要使用多種測(cè)試儀表，同時(shí)操作多種儀表正變得越來越困難。物理

　　層測(cè)試系統(tǒng)PLTS是為了解決這種困難而設(shè)計(jì)的。它使用已獲專利的變換算法，自動(dòng)地在頻

　　域和時(shí)域里表示在所有可能的工作模式(單端、差分、共模和模式轉(zhuǎn)換)下所得到的前向和

　　后向、傳輸和反射的測(cè)試數(shù)據(jù)。強(qiáng)大的虛擬碼型發(fā)生器功能可以把用戶定義的二進(jìn)制序列應(yīng)

　　用到被測(cè)的數(shù)據(jù)上，形成仿真的眼圖。同時(shí)，可以提取高精度的RLCG模型，用來提高建

　　模的仿真的精度。圖6是RapidIO互連通道測(cè)試要求：

　　圖6：串行RapidIO互連通道損耗規(guī)范(以3.125Gbps為例)

　　圖7：串行RapidIO互連通道測(cè)試結(jié)果(使用Agilent物理層測(cè)試系統(tǒng))

　　安捷倫物理層測(cè)試方案功能