新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)

基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2011-09-21 來源:網(wǎng)絡(luò) 收藏

摘要:介紹了基于的四層系統(tǒng)的設(shè)計(jì)。該系統(tǒng)采用Altera公司的CycloneⅡ系列芯片EP2C5T144作為主控制芯片,采用Verilog-HDL編程描述,實(shí)現(xiàn)對電梯的智能控制,經(jīng)仿真驗(yàn)證,完成所要求功能。該設(shè)計(jì)采用模塊化編程,升級可實(shí)現(xiàn)任意多層電梯系統(tǒng),具有很強(qiáng)的適應(yīng)性和實(shí)用性。
關(guān)鍵詞:;;Verilog;控制模塊

0 引言
隨著社會(huì)的發(fā)展,電梯的使用越來越普遍,對電梯功能的要求也不斷提高,其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的微機(jī)化控制主要有:PLC控制、單板機(jī)控制、單片機(jī)控制、單微機(jī)控制、多微機(jī)控制和人工智能控制等。隨著專用集成電路ASIC設(shè)計(jì)技術(shù)和EDA技術(shù)的發(fā)展,可編程邏輯器件的廣泛使用,為數(shù)字帶來了革命性的變化,改變了傳統(tǒng)的電路設(shè)計(jì)中使用的芯片多、電路復(fù)雜、出現(xiàn)問題不易查找、不易進(jìn)行功能擴(kuò)展的缺點(diǎn)。本設(shè)計(jì)使用FPGA器件作為主控制芯片,采用Verilog-HDL語言設(shè)計(jì)一個(gè)四樓層單個(gè)載客箱的系統(tǒng),設(shè)計(jì)采用模塊化設(shè)計(jì),便于修改和升級,可稍加改進(jìn),實(shí)現(xiàn)多層電梯控制。

1 電梯控制系統(tǒng)總體設(shè)計(jì)
1.1 設(shè)計(jì)任務(wù)及要求
設(shè)計(jì)一個(gè)四層電梯控制系統(tǒng),要求如下:
(1)各層電梯內(nèi)部信號(hào):各樓層請求按鍵、開關(guān)門請求按鍵,所在樓層顯示,電梯運(yùn)行狀態(tài)顯示。外部信號(hào):上升下降請求按鍵,所在樓層顯示,電梯運(yùn)行狀態(tài)顯示。
(2)能夠存儲(chǔ)請求信號(hào),電梯上升(下降)過程中,根據(jù)電梯的運(yùn)行狀態(tài),首先按方向優(yōu)先、循環(huán)次序響應(yīng)各請求。
(3)到達(dá)請求樓層后,該層的指示燈亮,電梯門自動(dòng)打開,開門指示燈亮。延時(shí)等待時(shí)間后,電梯門自動(dòng)關(guān)閉(開門指示燈滅),電梯繼續(xù)運(yùn)行。電梯空閑時(shí),停在0層。
(4)具有超載報(bào)警功能。
1.2 電梯控制系統(tǒng)硬件結(jié)構(gòu)
電梯控制系統(tǒng)硬件結(jié)構(gòu)如圖1所示。

本文引用地址:http://butianyuan.cn/article/190999.htm

c.JPG


如圖1所示,該系統(tǒng)主要由FPGA控制器、各輸入信號(hào)模塊、輸出驅(qū)動(dòng)模塊組成。FPGA控制模塊的輸入信號(hào)有:電梯內(nèi)外請求信號(hào)、樓層到達(dá)信號(hào)、重啟超載報(bào)警等信號(hào);其輸出信號(hào)分別驅(qū)動(dòng)顯示電路、電梯開關(guān)門電路、電機(jī)驅(qū)動(dòng)電路、以及其他如報(bào)警電路等。FPGA控制模塊是本設(shè)計(jì)的核心。

2 FPGA控制器的設(shè)計(jì)與實(shí)現(xiàn)
本設(shè)計(jì)的開發(fā)軟件使用Altera公司的QuartusⅡ集成開發(fā)環(huán)境,采用自上而下的設(shè)計(jì)方法,模塊設(shè)計(jì)與Verilog-HDL描述相結(jié)合的輸入方式,便于程序的維護(hù)與升級。FPGA控制器整體設(shè)計(jì)如圖2所示。

b.JPG


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉