高清電視芯片的綜合優(yōu)化設(shè)計(jì)

　　根據(jù)上述統(tǒng)計(jì)結(jié)果,得到core-top模塊不滿足時(shí)序要求的critical path最多,所以要通過把core-top模塊單獨(dú)進(jìn)行優(yōu)化來(lái)得到更佳的綜合結(jié)果。首先設(shè)置Design Environment和Design Rules,然后對(duì)延遲進(jìn)行優(yōu)化。

　　Design Compiler對(duì)設(shè)計(jì)的時(shí)序優(yōu)化是基于所指定的延遲約束進(jìn)行的。影響延遲的約束包括時(shí)鐘、輸入和輸出延遲、外部負(fù)載、輸入單元的驅(qū)動(dòng)能力、運(yùn)行環(huán)境和線負(fù)載模型等。解決延遲問題的具體方法如下。

　　● 使用set_false_path命令。包含兩個(gè)以上時(shí)鐘的設(shè)計(jì)中,在沒有關(guān)聯(lián)的時(shí)鐘之間要設(shè)置false路徑,否則就會(huì)浪費(fèi)更長(zhǎng)的運(yùn)行時(shí)間和更高的內(nèi)存占用率。

　　● 使用ungroup命令,拆分底層模塊。

　　● 用set_critical_range命令定義關(guān)鍵路徑的優(yōu)化范圍。

　　● 用set_cost_priority-delay命令設(shè)置延遲的優(yōu)先級(jí)高于設(shè)計(jì)約束的優(yōu)先級(jí)。

　　● 用set_ultra_optimization命令,可以用調(diào)用邏輯復(fù)制和門映射的算法來(lái)編譯。

　　● Compile incremental命令是在原有的綜合的基礎(chǔ)上,改進(jìn)設(shè)計(jì)中不滿足約束的部分,保留滿足約束條件的部分。

　　● Compile-map_effort-high命令中,-high與-medium和-low相比需要編譯時(shí)間更長(zhǎng),但是能得到更佳的綜合結(jié)果。這個(gè)設(shè)置可以使關(guān)鍵路徑再次綜合。

　　3 綜合結(jié)果

　　圖7給出三步對(duì)延遲進(jìn)行優(yōu)化的結(jié)果,實(shí)現(xiàn)的具體步驟如下。

　　首先,依據(jù)報(bào)表查出延遲產(chǎn)生的原因。根據(jù)報(bào)表把主要的三個(gè)時(shí)鐘之間設(shè)成false_path,根據(jù)前端coding階段的設(shè)計(jì)設(shè)置multicycle,加上下面約束生成新的報(bào)表。

　　Ungroup

　　Set_critical_range 5

　　Set_cost_priority -delay

　　Set_ultra_optimization

　　Compile incremental

　　通過設(shè)置錯(cuò)誤路徑和多周期后,由新的報(bào)表可以得到path slack減少到了 -0.50。

　　然后,使用compile-map_effort high命令。根據(jù)報(bào)表path slack=-0.36,結(jié)果還需要進(jìn)一步優(yōu)化。

　　從報(bào)表可以看出slack不滿足的路徑主要集中在視頻模塊中的時(shí)鐘信號(hào)ve_clk、PCI模塊中的pci_clk,以及RAM模塊中的sdr_clk0、sdr_clk1、ssr_clk0和ssr_clk1,所以需要給以上路徑增加false_path 。Video_mode_reg模塊是一個(gè)存儲(chǔ)狀態(tài)值的模塊,寫入后不再改變,所以也設(shè)為false_path。最終結(jié)果path slack=0.11,滿足要求。

　　如果slack是由兩個(gè)模塊產(chǎn)生而不是模塊內(nèi)部的問題,還可以用ungroup命令拆分。本結(jié)果的slack就是由ve_mem模塊內(nèi)部產(chǎn)生,但結(jié)果的slack已經(jīng)滿足了要求,而且經(jīng)過后端處理會(huì)改進(jìn)的更好。

　　結(jié)束語(yǔ)

　　本文對(duì)HDTV芯片,從編碼和綜合兩個(gè)方向入手,提出了解決方案。通過使用Synopsys公司的綜合器Design Compiler,采用Top-down的方法對(duì)設(shè)計(jì)進(jìn)行綜合。結(jié)果表明綜合方案較好的滿足了綜合目標(biāo),效果明顯。