基于FPGA的跳擴(kuò)頻信號發(fā)送系統(tǒng)設(shè)計

對部隊中已大量裝備使用的跳擴(kuò)頻電臺的維護(hù)與測試需要性能穩(wěn)定的跳擴(kuò)頻信號源，因此非常必要研制使用方便、性能可靠的跳擴(kuò)頻信號源，以解決部隊急需，從而提高部隊的機(jī)務(wù)維修保障能力。隨著電子技術(shù)的發(fā)展，尤其是近十年來數(shù)字化技術(shù)、超大規(guī)模集成電路和軟件方面的新技術(shù)新成果不斷涌現(xiàn)，使得設(shè)計高可靠、高精度、高穩(wěn)定可攜帶方便的測試系統(tǒng)成為可能。與傳統(tǒng)測試系統(tǒng)中的跳擴(kuò)頻信號源相比，本跳擴(kuò)頻信號發(fā)送系統(tǒng)采用了FPGA、DDS等多種先進(jìn)技術(shù)，具有體積小、重量輕、成本低、集成度高、精度高、可靠性強(qiáng)等優(yōu)點，能夠有效地模擬產(chǎn)生需要的跳擴(kuò)頻信號，為機(jī)載跳擴(kuò)頻電臺的測試提供可靠的激勵信號。

1 系統(tǒng)設(shè)計總體方案
針對信號源需求分析，設(shè)計系統(tǒng)總體方案如圖1所示。FPGA接收主控單元(MCU)傳遞的信息數(shù)據(jù)，接收數(shù)據(jù)源速率為4．8 kb／s?；鶐幚聿糠诌M(jìn)行差錯編碼，編碼處理后的基帶信息數(shù)據(jù)以9．6 kb／s信息速率輸入成幀電路，組幀后信息速率為38．4kb／s。中頻處理電路接收38．4 kb／s信息速率的數(shù)據(jù)，并進(jìn)行擴(kuò)頻和DQPSK調(diào)制。擴(kuò)頻調(diào)制PN碼碼片速率為1．228 8 M碼片／秒，即每個調(diào)制符號對應(yīng)64個碼片。系統(tǒng)中頻輸出8．192 MHz DQPSK數(shù)字?jǐn)?shù)據(jù)。系統(tǒng)帶寬跨度為UHF(超短波)105～156 MHz，分了16個跳頻點帶寬≥45．5MHz。跳頻最小間隔≥2．5 MHz，跳頻速度1 000 Hop／s。

2 關(guān)鍵模塊研究與實現(xiàn)
2．1 DQPSK調(diào)制
中頻調(diào)制使用數(shù)字化DQPSK(相對相移鍵控)調(diào)制，該調(diào)制技術(shù)能有效利用數(shù)據(jù)帶寬，同時采用差分編碼解決QPSK調(diào)制時出現(xiàn)的相位模糊問題，保證了數(shù)據(jù)的正確解調(diào)。DQPSK調(diào)制框圖如圖2所示。

差錯控制編碼采用(217)卷積編碼，碼率為1／2。交織采用塊交織，交織器長度為384，即一大幀的長度。為保證數(shù)據(jù)的連續(xù)發(fā)送，交織采用兩個交織器輪流工作。交織后數(shù)據(jù)以9．6 kb／s交給DQPSK調(diào)制，經(jīng)差分串并轉(zhuǎn)換，以64位碼長的M序列對轉(zhuǎn)換后碼率減半的數(shù)據(jù)進(jìn)行擴(kuò)頻調(diào)制和成形濾波。數(shù)控振蕩器(NCO)產(chǎn)生正交調(diào)制的波形，對成形濾波后的信號進(jìn)行正交調(diào)制。
2．1．1 濾波成形
DOPSK調(diào)制后的信號存在以下問題：調(diào)制后的信號將出現(xiàn)瞬時變化，這將不可避免地導(dǎo)致信號的瞬時頻譜的擴(kuò)散，如果無失真地傳輸該信號就要求有很寬的信道帶寬，這在信號傳輸中是無法實現(xiàn)，唯一有效的途徑就是采用濾波技術(shù)限制頻譜，這就需要基帶濾波。基帶濾波是在時域上擴(kuò)展符號，如果設(shè)計的不好，在接收端將會引起嚴(yán)重的碼間干擾(ISI)。無碼間擾準(zhǔn)則可表示為：

平方根升余弦滾降濾波器有一個平滑的過渡帶，通過引入滾降系數(shù)來改變傳輸信號的成形波形，可以減少抽樣定時脈沖誤差所帶來的影響。本設(shè)計中采用56階，滾降系數(shù)為0．35的平方根升余弦濾波器，每個符號抽樣8個點。系統(tǒng)中所設(shè)計的成形濾波器頻域響應(yīng)如圖3所示。