Arm發(fā)布Artisan?物理IP，將加速基于臺(tái)積電22nm ULP/ULL平臺(tái)的主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備SoC設(shè)計(jì)

　　Arm宣布旗下Arm?Artisan?物理IP將應(yīng)用于臺(tái)積電基于Arm架構(gòu)的SoC設(shè)計(jì)22nm超低功耗(ULP)和超低漏電(ULL)平臺(tái)。臺(tái)積電22nmULP/ULL技術(shù)針對(duì)主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備進(jìn)行了優(yōu)化，與上一代臺(tái)積電28nm HPC+平臺(tái)相比，在提升基于Arm的SoC性能的同時(shí)，更顯著降低功耗和硅片面積。

　　“本次發(fā)布的下一代工藝技術(shù)能夠以更低的功耗、在更小的面積上滿(mǎn)足更多的功能需求，”Arm物理設(shè)計(jì)事業(yè)群總經(jīng)理Gus Yeung指出，“Artisan物理IP與臺(tái)積電22nmULP/ULL技術(shù)的設(shè)計(jì)和制造成本優(yōu)勢(shì)相結(jié)合，將為我們雙方的合作伙伴帶來(lái)立竿見(jiàn)影的每毫瓦運(yùn)算性能提升及硅片面積縮減兩方面優(yōu)勢(shì)。”

　　針對(duì)臺(tái)積電22nmULP/ULL工藝技術(shù)推出的Artisan物理IP包含了代工廠支持的內(nèi)存編譯器，針對(duì)下一代邊緣計(jì)算設(shè)備的低泄漏和低功耗要求進(jìn)行了優(yōu)化。除此之外，這些編譯器還附有超高密度和高性能的物理IP標(biāo)準(zhǔn)單元庫(kù)，其中含有電源管理套件和厚柵氧化物元件庫(kù)，以協(xié)助優(yōu)化低泄漏功耗。另外，最新的物理IP還提供了通用I/O解決方案，以確保性能、功耗和面積(PPA)的全面最優(yōu)化。

　　臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)市場(chǎng)部高級(jí)總監(jiān)李碩表示：“Artisan 物理 IP使臺(tái)積電能夠加速流片(tape-out)時(shí)間，從而以更快的速度將針對(duì)主流物聯(lián)網(wǎng)和移動(dòng)設(shè)備設(shè)計(jì)的尖端SoC推向市場(chǎng)。基于雙方在28nmHPC+平臺(tái)合作上的成功，臺(tái)積電和Arm不斷致力于在功耗和面積方面提供顯著的優(yōu)化，進(jìn)而為雙方的合作伙伴提供在更多設(shè)備上實(shí)現(xiàn)更優(yōu)邊緣計(jì)算體驗(yàn)的可能?！?/p>

　　Arm物理IP是一套廣受信賴(lài)并已獲廣泛應(yīng)用的解決方案，每年由Arm合作伙伴出貨的集成電路(IC)超過(guò)100億個(gè)。臺(tái)積電22nmULP/ULL工藝技術(shù)針對(duì)Arm物理IP的整合目前正在積極推進(jìn)之中，致力于在2018年下半年為雙方共同的芯片合作伙伴實(shí)現(xiàn)流片(tape-out)。